[...] Die Erarbeitung des „Mixed Gates“-Ansatzes erfolgt im Gesamtkontext einer neuen Technik auf Technologie-, Transistor- und Gatterebene in aktuellen Nanometer-Technologien. Dies beinhaltet einen Vergleich mit vorhandenen Techniken, Untersuchungen zur Technologie, die Generierung einer Gatterbibliothek, die Erarbeitung von Algorithmen zur Zuweisung der Gattertypen sowie Analysen zu den theoretischen Grenzen des Ansatzes. Das Ergebnis dieser Untersuchungen ist unter anderem eine erweiterte Transistorbibliothek, welche auf einer prädiktiven „65 nm“-Technologie beruht. Ferner werden Berechnungsmodelle für die Herleitung einer neuen Gatterbibliothek erarbeitet sowie ein neuer Zuweisungsalgorithmus entwickelt. Dieser hat im Vergleich zu bekannten Algorithmen einen deutlich geringeren Rechenaufwand bei gleichzeitig höherer Leckstromreduzierung. Vergleichend dazu wird der Einsatz von Evolutionsstrategien untersucht.
Aus den Simulationsergebnissen folgt, dass durch den „Mixed Gates“-Ansatz der Leckstrom maximal um den Faktor 5 reduziert werden kann, wobei die Performance der Schaltung konstant bleibt. Gegenüber bekannten DxCMOS-Ansätzen wird durch den neuen Ansatz der Leckstrom zusätzlich um durchschnittlich 24 % reduziert. Darüber hinaus können die in dieser Arbeit vorgenommenen Untersuchungen zum „Mixed Gates“-Ansatz auch als Grundlage für ähnliche Techniken zur Leckstromreduzierung verwendet werden.
Inhaltsverzeichnis
1 EINLEITUNG
2 GRUNDLAGEN DER CMOS-TECHNOLOGIE
2.1 DER MOS-TRANSISTOR
2.1.1 Das Feldeffektprinzip
2.1.2 Halbleiter
2.1.3 Aufbau und Funktionsweise
2.1.4 Kapazitäten
2.2 EFFEKTE IN NANOMETER-TECHNOLOGIEN
2.2.1 Short channel effects (SCE)
2.2.2 Drain induced barrier lowering (DIBL) und punchthrough effect
2.2.3 Tunneling effect
2.2.4 Velocity saturation
2.3 CMOS-GATTER
2.3.1 Aufbau
2.3.2 Verzögerungszeiten
2.3.3 Dimensionierung von CMOS-Gattern
2.4 LEISTUNGSVERBRAUCH IN CMOS-SCHALTUNGEN
2.4.1 Leistungsverbrauch durch Umladevorgänge
2.4.2 Leistungsverbrauch durch Kurzschlussströme
2.4.3 Leistungsverbrauch durch Leckströme
3 ANSÄTZE ZUR REDUZIERUNG DES LECKSTROMS IN NANOMETER-TECHNOLOGIEN
3.1 DIE ABSTRAKTIONSEBENEN
3.2 ANSÄTZE AUF DER TECHNOLOGIEEBENE
3.2.1 Retrograde well
3.2.2 Halo-Implantate
3.2.3 Offset spacer
3.3 SLEEP TRANSISTORS (MTCMOS)
3.4 INPUT VECTOR CONTROL (IVC)
3.5 DUAL VTH CMOS (DVTCMOS)
3.6 DUAL TOX CMOS (DTOCMOS)
3.7 STACK FORCING
3.8 DYNAMISCHE SCHWELLSPANNUNG (VTCMOS)
3.9 MODIFIKATION DER BETRIEBSSPANNUNG
3.10 VERGLEICH DER ANSÄTZE
4 „MIXED-VTH/TOX“-STRUKTUREN
4.1 ANSÄTZE AUF GATTEREBENE UND AUF TRANSISTOREBENE
4.2 SCHALTUNGEN MIT UNTERSCHIEDLICHEN GATTERTYPEN
4.3 DER „MIXED GATES“-ANSATZ
5 MODIFIZIERUNG DER TECHNOLOGIEPARAMETER
5.1 VORBETRACHTUNGEN UND TESTUMGEBUNG
5.2 SIMULATIONSERGEBNISSE
5.3 AUSWAHL DER TECHNOLOGIEPARAMETER
6 GENERIERUNG EINER NEUEN GATTERBIBLIOTHEK
6.1 VORBETRACHTUNGEN
6.2 PARALLELSCHALTUNG MIT GEMISCHTEN TRANSISTOREN
6.3 GEMISCHTE TRANSISTORSTACKS
6.3.1 Verzögerungszeit beim Mehrsignalwechsel
6.3.2 Verzögerungszeit beim Einzelsignalwechsel
6.3.3 Vergleich der Signalwechseltypen
6.3.4 Leckstrom
6.3.5 Generierung gemischter Transistorstacks
6.4 „MIXED GATES“-DESIGNREGELN
6.4.1 Wechselwirkungen zwischen PMOS- und NMOS-Pfaden
6.4.2 Spezielle Pfade
6.4.3 Referenzzeiten
6.5 BEISPIELBIBLIOTHEK
6.5.1 Designflow
6.5.2 Ergebnisse
6.5.3 Kurzschlussstrom
6.5.4 Störabstand
7 ZUWEISUNGSALGORITHMEN
7.1 VORBETRACHTUNGEN
7.2 TESTUMGEBUNG
7.3 DETERMINISTISCHE ALGORITHMEN
7.3.1 Sukzessive Zuweisungsalgorithmen (SZA)
7.3.2 Prioritätenbasierte Zuweisungsalgorithmen (PZA)
7.3.3 Ein neuer Algorithmus
7.3.4 Ergebnisse und Vergleich
7.4 EVOLUTIONÄRE ALGORITHMEN
7.4.1 Grundlagen
7.4.2 Anpassungen an den „Mixed Gates“-Ansatz
7.4.3 Verbesserungen
7.4.4 Ergebnisse
7.5 RESULTATE DES „MIXED GATES“-ANSATZES
8 KONTINUIERLICHE TECHNOLOGIE-PARAMETER
8.1 ALGORITHMEN ZUR KONTINUIERLICHEN PARAMETERVERGABE
8.2 CLUSTERGENERIERUNG
8.3 ERGEBNISSE
9 ZUSAMMENFASSUNG UND AUSBLICK
Zielsetzung und thematische Schwerpunkte
Das primäre Ziel dieser Arbeit ist die Entwicklung und Analyse eines innovativen Verfahrens zur signifikanten Reduzierung von Leckströmen in modernen Nanometer-Technologien, wobei die Performance der integrierten Schaltungen konstant gehalten werden soll. Die Forschungsfrage fokussiert sich darauf, wie durch eine Kombination von transistor- und gatterbasierten Optimierungstechniken – dem sogenannten „Mixed Gates“-Ansatz – Leckstromverluste minimiert werden können, ohne die Rechenleistung oder den dynamischen Leistungsverbrauch negativ zu beeinflussen.
- Analyse der physikalischen Ursachen und Komponenten von Leckströmen in Nanometer-Technologien.
- Entwicklung des „Mixed Gates“-Ansatzes auf Basis von DxCMOS-Techniken unter Verwendung von Transistoren mit variierenden Schwellspannungen und Oxiddicken.
- Konzeption und Implementierung einer neuen Gatterbibliothek sowie effizienter Algorithmen zur Zuweisung optimaler Gattertypen.
- Evaluierung der entwickelten Methoden mittels Benchmarks und Vergleich mit bestehenden deterministischen und evolutionären Optimierungsansätzen.
Auszug aus dem Buch
4.3 Der „Mixed Gates“-Ansatz
Aus den Betrachtungen zu den DxCMOS-Ansätzen im vorherigen Abschnitt folgt, dass bei diesen Techniken noch Potenzial für eine weitere Leckstromreduzierung vorhanden ist. Basierend auf diesen Überlegungen wird im Folgenden ein neuer Ansatz vorgestellt.
Ein Merkmal der DxCMOS-Ansätze auf Gatterebene ist, dass innerhalb der Gatter alle Transistoren vom gleichen Typ bezüglich der Schwellspannung Vth und der Gate-Oxiddicke Tox sind. Dadurch wird bei diesen Techniken die Anzahl der Gattertypen durch die Anzahl der Transistortypen, welche von der Technologie zur Verfügung gestellt werden, begrenzt. Hierbei gilt jedoch, je mehr Transistortypen verwendet werden, desto größer sind die Produktionskosten der Schaltungen [Vee00, Wes05]. Daher werden in fast allen Techniken nur maximal zwei verschiedene Transistortypen genutzt. Um die daraus resultierende Begrenzung auf zwei Typen für jedes logische Gatter zu umgehen, ist eine Grundidee des neuen Ansatzes, gemischte Gatter zu verwenden. Das bedeutet, innerhalb der Gatter können auch unterschiedliche Transistortypen verwendet werden. Daraus folgt direkt eine weitere Grundidee des neuen Ansatzes, welche besagt, dass auch ein dritter Gattertyp benutzt werden kann. Dies erlaubt eine differenzierte Zuweisung der Gattertypen innerhalb der Schaltungen und damit eine effektivere Reduzierung des Leckstroms.
Eine zusätzliche Begrenzung der DxCMOS-Ansätze ist die Festlegung auf nur einen einzigen zu modifizierenden Technologieparameter. Das bedeutet, es werden Technologien benutzt, in denen sich die Transistoren entweder in der Schwellspannung Vth oder in der Dicke Tox der Gate-Oxidschicht unterscheiden. Somit kann entweder der subthreshold leakage oder der gate leakage reduziert werden. Da jedoch beide Leckstromkomponenten jeweils etwa 50 % des gesamten Leckstroms verursachen [Itrs06], sollten sie gleichzeitig reduziert werden. Daraus folgt die dritte Grundidee des neuen Ansatzes, welche besagt, dass sich die Transistortypen sowohl in dem Parameter Vth als auch dem Parameter Tox unterscheiden.
Zusammenfassung der Kapitel
1 EINLEITUNG: Diese Einleitung beschreibt die stetige Zunahme des Energieverbrauchs in modernen integrierten Schaltkreisen aufgrund der Miniaturisierung und führt das Ziel der Arbeit ein, den Leckstrom durch einen neuartigen „Mixed Gates“-Ansatz zu minimieren.
2 GRUNDLAGEN DER CMOS-TECHNOLOGIE: Dieses Kapitel erläutert die Funktionsweise von MOS-Transistoren, die physikalischen Effekte in Nanometer-Technologien sowie die Quellen des Leistungsverbrauchs, die eine wichtige Basis für die nachfolgende Arbeit bilden.
3 ANSÄTZE ZUR REDUZIERUNG DES LECKSTROMS IN NANOMETER-TECHNOLOGIEN: Hier werden bestehende Techniken zur Leckstromminimierung auf verschiedenen Abstraktionsebenen vorgestellt und kritisch bewertet, um eine fundierte Grundlage für den eigenen Ansatz zu schaffen.
4 „MIXED-VTH/TOX“-STRUKTUREN: Dieser Abschnitt führt das Kernstück der Arbeit ein: den „Mixed Gates“-Ansatz, der die Vorteile verschiedener Ansätze kombiniert, um durch gemischte Transistortypen innerhalb eines Gatters den Leckstrom effizienter zu reduzieren.
5 MODIFIZIERUNG DER TECHNOLOGIEPARAMETER: Dieses Kapitel untersucht, wie durch gezielte Variation der Technologieparameter die Eigenschaften der Transistoren optimiert werden können, um ein bestmögliches Verhältnis von Leckstrom und Verzögerungszeit zu erreichen.
6 GENERIERUNG EINER NEUEN GATTERBIBLIOTHEK: Es wird der Prozess der Entwicklung einer spezialisierten „Mixed Gates“-Bibliothek beschrieben, inklusive der Definition von Designregeln und eines systematischen Workflows zur Implementierung.
7 ZUWEISUNGSALGORITHMEN: Dieses Kapitel analysiert verschiedene deterministische und evolutionäre Algorithmen, um die Gattertypen optimal innerhalb einer Schaltung zuzuweisen, wobei ein neuer, besonders effizienter Algorithmus eingeführt wird.
8 KONTINUIERLICHE TECHNOLOGIE-PARAMETER: Abschließend werden theoretische Grenzen der Leckstromreduzierung betrachtet, wenn kontinuierliche Parameteränderungen für Transistoren zugelassen würden, und der Einsatz von Clustering-Techniken untersucht.
9 ZUSAMMENFASSUNG UND AUSBLICK: Die Arbeit schließt mit einer Rekapitulation der wichtigsten Ergebnisse und gibt einen Ausblick auf potenzielle weiterführende Forschungsgebiete, wie die Einbeziehung neuer Materialien oder statistischer Analyseansätze.
Schlüsselwörter
Leckstrom, Nanometer-Technologien, Mixed Gates, CMOS, Gatterbibliothek, Schwellspannung, Gate-Oxiddicke, subthreshold leakage, gate oxide leakage, Zuweisungsalgorithmus, Schaltungsoptimierung, Leistungsverbrauch, Transistorstacks, Optimierung, Chipdesign.
Häufig gestellte Fragen
Worum geht es in dieser wissenschaftlichen Arbeit grundlegend?
Die Arbeit befasst sich mit der Untersuchung und Reduzierung von Leckströmen in modernen integrierten Schaltungen, die mit Nanometer-Strukturgrößen gefertigt werden. Dabei wird ein besonderer Fokus auf die Erhaltung der Performance gelegt.
Welche zentralen Themenfelder behandelt die Dissertation?
Zentral sind die Analyse von Leckstrom-Komponenten, der Entwurf neuer Gatter-Architekturen („Mixed Gates“), die Modifikation von Technologieparametern sowie die Entwicklung effizienter Zuweisungsalgorithmen zur Schaltungsoptimierung.
Was ist das primäre Ziel der Arbeit?
Das Hauptziel ist die Entwicklung des „Mixed Gates“-Ansatzes. Dieser soll eine effektive Leckstromreduzierung sowohl im aktiven als auch im passiven Zustand einer Schaltung ermöglichen, ohne die Schaltgeschwindigkeit (Performance) negativ zu beeinflussen.
Welche wissenschaftlichen Methoden werden angewandt?
Es kommen umfangreiche Simulationen zum Einsatz (unter anderem mit HSpice und BPTM-Modellen), die methodische Charakterisierung von Gatter-Bibliotheken sowie die Entwicklung und Implementierung deterministischer und evolutionärer Zuweisungsalgorithmen.
Was wird im Hauptteil der Arbeit behandelt?
Im Hauptteil werden zunächst die physikalischen Grundlagen erläutert, dann bestehende Ansätze bewertet, der eigene „Mixed Gates“-Ansatz detailliert hergeleitet, die Modifikation von Technologieparametern diskutiert und abschließend eine komplette Gatterbibliothek sowie die zugehörigen Algorithmen generiert.
Welche Schlüsselbegriffe prägen die Arbeit?
Die wichtigsten Begriffe sind „Mixed Gates“, subthreshold leakage, gate oxide leakage, DVTCMOS, DTOCMOS, Schwellspannung, sowie verschiedene Zuweisungsalgorithmen (SZA, PZA, evolutionäre Algorithmen).
Wie unterscheidet sich der „Mixed Gates“-Ansatz von bisherigen Methoden?
Im Gegensatz zu vielen herkömmlichen Ansätzen, die nur eine Art von Modifikation (entweder Schwellspannung oder Oxiddicke) erlauben, kombiniert der „Mixed Gates“-Ansatz beides innerhalb eines Gatters und erlaubt die Verwendung gemischter Transistortypen, was eine feinere Optimierung ermöglicht.
Warum spielt die Gatterbibliothek eine so zentrale Rolle?
Da moderne Schaltungen aus tausenden Elementen bestehen, ist eine effiziente, automatisierte Optimierung nur möglich, wenn eine Bibliothek existiert, die auf Basis klarer Designregeln unterschiedliche Gatter-Varianten bereitstellt, die in Bezug auf Leckstrom und Performance optimiert wurden.
- Quote paper
- Dr.-Ing. Frank Sill (Author), 2007, Untersuchung und Reduzierung des Leckstroms integrierter Schaltungen in Nanometer-Technologien bei konstanten Performanceanforderungen, Munich, GRIN Verlag, https://www.grin.com/document/119167
