Polysilizium-Heaterstrukturen für den Einsatz in hochbeschleunigten Zuverlässigkeitstests auf Waferebene

Inhalt

1. Einführung

2. Zuverlässigkeit
2.1. Zuverlässigkeitstheorie
2.2. Grundlegende Zusammenhänge
2.3. Mean-Time-To-Failure (MTTF)
2.4. Mean Life (Θ)
2.5. Mean-Time-Between-Failure (MTBF)
2.6. Fehlermodellierung
2.7. Typische Fehlerraten-Kurve

3. Analysemethoden
3.1. Optische Analyse
3.2. Elektrische Analyse

4. Zuverlässigkeitstests auf Waferebene
4.1. Interconnect Reliability
4.1.1. SPIKE-Test
4.1.2. Elektromigration-Test
4.2. MOS Reliability
4.2.1. Time Dependent Dielectric Breakdown
4.2.2. Hot-Carrier-Injection Test
4.2.3. Mobile Ion Test

5. Der Übergang zu hochbeschleunigten Zuverlässigkeitstests

6. Polykristallines Silizium als Heizelement
6.1. Allgemeines zum polykristallinen Silizium
6.2. Herstellung und Eigenschaften
6.2.1. Herstellung von polykristallinen Siliziumschichten
6.2.2. Leitfähigkeit polykristalliner Siliziumschichten
6.3. Die Joule'sche Erwärmung
6.4. Dimensionierung von Polysilizium-Heaterstrukturen
6.4.1. Herstellung der Struktur
6.4.2. Der Widerstand des Polysilizium-Heaters
6.4.3. Dimensionierung der Oxiddicken
6.4.3.1. Minimale Feldoxiddicke für Interconnect-Strukturen
6.4.3.2. Minimale Feldoxiddicke für MOS-Strukturen
6.4.3.3. Dimensionierung des Inter Layer Dielectric
6.5. Thermische Simulationenund Wärmeausbreitung
6.5.1. Thermische Simulation
6.5.2. Wärmeausbreitung an ausgewählten Teststrukturen
6.5.2.1 Wärmeausbreitung in Interconnect-Strukturen
6.5.2.1.1. Vertikale Wärmeausbreitung
6.5.2.1.2. Horizontale Wärmeausbreitung aufLeitbahnebene
6.5.2.2 Wärmeausbreitung in MOS-Strukturen
6.6. Alternative zu Polysilizium-Heizelementen

7. Standardmethoden zur Ermittlung von Temperaturkoeffizienten
7.1. Temperaturmessung an Metall-Leitbahnen
7.2. Temperaturmessung an pn-Übergängen

8. Zusammenfassung

9. Quellenverzeichnis

Abkürzungsverzeichnis

Abbildung 1: Typische Fehlerraten-Kurve[19]

Abbildung 2: Spike-Bildung

Abbildung 3: Schaltung zur Messung des Substratstromes beim SPIKE-Test

Abbildung 4: Hohlräume und Materialansammlung auf Grund von Elektromigration[16]

Abbildung 5: Beispielhafte Messung an einer EM-Struktur

Abbildung 6: Gateoxiddefekte

Abbildung 7: Ausbildung des n-leitenden Kanals

Abbildung 8: Hot-Carrier-Injection

Abbildung 9: Widerstand von Polysilizium bei unterschiedlicher Dotierung[1]

Abbildung 10: Wärmeausbreitungsmodell[9]

Abbildung 11: Möglicher Aufbau einer fWLR-Struktur

Abbildung 12: PSpice-Modell zur Berechnung des Heater-Widerstandes

Abbildung 13: Modell zur Berechnung von Heizwiderstand und Joule'scher Erwärmung

Abbildung 14: SimulationunterschiedlicherFeldoxiddicken

Abbildung 15: Berechnung der minimalen Feldoxiddicke

Abbildung 16: Simulationsmodell eines Elementes als elektronische Ersatzschaltung

Abbildung 17: Möglicher Aufbau einer Elektromigrationsstruktur

Abbildung 18: Simulationsquerschnitt derEM-Struktur

Abbildung 19: Vertikale Wärmeausbreitung der EM-Struktur

Abbildung 20: Wärmeverteilung an der Waferoberfläche der EM-Struktur

Abbildung 21: Möglicher Querschnitt einen fWLR-Mobile Ion Struktur

Abbildung 22: Daraufsicht auf eine mögliche MOS-Reliability-Struktur im Testchip

Abbildung 23: Simulationsquerschnitt der MI-Struktur

Abbildung 24: Dünnes Trennoxid (einfach)

Abbildung 25: Dickes Trennoxid (fünffach)

Abbildung 26: PSpice-Simulationsschaltung

Abbildung 27: Temperaturverhalten eines pn-Überganges in Flussrichtung

Abbildung 28: Temperaturabhängigkeit bei konstantem Strom in Durchlassrichtung

Tabellenverzeichnis

Tabelle 1: Spezifische WärmeleitfähigkeitausgewählterElemente[21]

Tabelle 2: Erläuterung der verwendeten Parameter

Tabelle 3: Erläuterung der verwendeten Parameter

Tabelle 4: Erläuterung der verwendeten Parameter

Tabelle 5: Ausgewählte Materialeigenschaften in der thermischen Simulation [21,24,29]

Tabelle 6: Symboldefinition der Bondpads der Elektromigrationsstruktur

Tabelle 7: Zusammenfassung der verwendeten Parameter für die Interconnect- Struktur

Tabelle 8: Simulierte Temperaturen am Gateoxid Fläche

Abkürzungsverzeichnis

Abbildung in dieser Leseprobe nicht enthalten

1. Einführung

Mit steigender Komplexität verschiedenster Systeme erhöht sich auch die Wahr­scheinlichkeit das diese ausfallen. Deshalb werden Möglichkeiten gesucht, um frühzeitig Schwachstellen zu erkennen und zu beheben. Hinter dieser Grundidee verbergen sich die so genannten Zuverlässigkeitstests.

Die Zuverlässigkeit ist ein Faktor für Leistung!

Kann ein Unternehmen Zuverlässigkeit und Qualität nicht gewähren, so suchen sich Verbraucher bessere Produkte bei der Konkurrenz. Dieser Druck erhöht das Streben nach Testmethoden, um Zuverlässigkeit und Qualität über einen größtmöglichen Zeitraum zu erreichen. Da herkömmliche Testmethoden zwar schon recht schnell sind und die Automatisierung der Stressabläufe anstelle des manuellen Einrichtens der Prober-Hardware beschleunigen, ist man weiter auf der Suche nach immer schnelleren Testmethoden. Aus diesem Grund sucht man weiterhin nach Möglichkeiten, die aktuellen Zuverlässigkeitstest zu beschleunigen.

Ein möglicher Ansatz sind die so genannten Strukturen für hochbeschleunigte Zuverlässigkeitstests auf Waferebene.

Fest steht, dass diese Methoden einem Unternehmen auf Dauer verringerte Ausgaben, höhere Einnahmen und Wettbewerbsfähigkeit, durch extrem kurze Testzeiten, sichern können.

Diese Bachelorarbeit soll die Grundlage für hochbeschleunigte Zuverlässigkeitstests auf Waferebene unter Verwendung von In-Situ-Heizelementen aus polykristallinem Silizium bilden. Nach einer Einführung in die Zuverlässigkeitstheorie wird eine Auswahl an Zuverlässigkeitstest vorgestellt. Diese sind momentan, durch den Einsatz von Hot-Chuck's, noch recht zeitaufwändig und verlangen daher nach einer alternativen Wärmequelle. Der in dieser Arbeit vorgestellte Ausweg beschreibt einen Polysilizium­Widerstand direkt in der zu beheizenden Struktur. Weiterhin wird die Wärmeausbreitung durch thermische Simulationen dargestellt. Am Ende dieser Arbeit wird noch die mögliche Temperaturmessung an solchen Teststrukturen vorgestellt.

2. Zuverlässigkeit

Die Sprache der Technik ist die Mathematik. Jede Theorie einer Ingenieurs-Kunst lässt sich in einer Reihe mathematischer Verfahren beschreiben. Zuverlässigkeit, Verfügbarkeit und Wartungsfreundlichkeit, als Teile der Wahrscheinlichkeitsrechnung und der Statistik, sind ein Beispiel dafür.

Diese Mittel ermöglichen es, einen bestimmten Prozentsatz der Teile, die in einer bestimmten Zeit ausfallen können, zu ermitteln und somit Rückschlüsse auf die durchschnittliche Lebensdauer zu ziehen.

Stärken und Schwächen von Bauelementen einer Produktlinie variieren von Teil zu Teil und sind praktisch nicht erkennbar. Auch die Zeit zur Reparatur eines ausgefallenen Elementes ist unterschiedlich und hängt von vielen Faktoren, die teilweise unerkennbar sind, ab.

2.1. Zuverlässigkeitstheorie

In der Zuverlässigkeitstheorie wird mit Verteilungsfunktionen gearbeitet, da die Zuverlässigkeit selbst als Wahrscheinlichkeitsparameter oder Zufallsvariable definiert ist. Ein Beispiel für eine diskrete Zufallsvariable ist die Anzahl der Ausfälle in einem gegebenen Zeitintervall und für kontinuierliche Zufallsvariablen die Zeit von der Inbetriebnahme bis zum Fehler oder Ausfall.

2.2. Grundlegende Zusammenhänge

Mit Hilfe der Quelle[19] werden im nachfolgenden die grundlegenden Zusammen­hänge der Zuverlässigkeitstheorie erläutert.

Die Verteilungsfunktion F(t) ist die Wahrscheinlichkeit in einem zufälligen Prozess, die wie folgt definiert ist:

Abbildung in dieser Leseprobe nicht enthalten

In dieser Definition ist f(t) die Wahrscheinlichkeitsdichtefunktion der Zufallsvariable, auch bezeichnet als Time To Failure. F(t) ist die „Funktion der Unzuverlässigkeit“, die des Fehlers. Somit ist die Zuverlässigkeitsfunktion R(t) die Wahrscheinlichkeit, dass ein Element nicht vor einer bestimmten Zeit ausfällt:

Abbildung in dieser Leseprobe nicht enthalten

Die Wahrscheinlichkeit eines Fehlers/Ausfalls innerhalb eines bestimmten Zeitraumes kann durch folgende Zuverlässigkeitsfunktion ausgedrückt werden:

Abbildung in dieser Leseprobe nicht enthalten

Die Fehlerrate im Intervall t1 zu t2 ist die so genannte Ausfallrate k(t). Sie ist definiert als Verhältnis der Wahrscheinlichkeit, dass ein Fehler in einem bestimmten Intervall auftritt, ohne dass der Fehler bereits vor dem Zeitpunkt t1 aufgetreten ist, dividiert durch die Intervallbreite.

Abbildung in dieser Leseprobe nicht enthalten

Einer der wichtigsten Zusammenhänge in der Zuverlässigkeitsanalyse ist unter anderem die momentane Fehlerrate h(t), die wie folgt definiert wird:

Abbildung in dieser Leseprobe nicht enthalten

Kennt man nun die „Time To Failure“-Funktion f(t) und die Funktion der Zuverlässigkeit R (t), so kann die momentane Fehlerrate fürjeden Zeitpunkt t bestimmt werden.

Abbildung in dieser Leseprobe nicht enthalten

Die allgemeine Beschreibung der Zuverlässigkeitsfunktion ist wie folgt herleitbar:

Abbildung in dieser Leseprobe nicht enthalten

Integriert man nun beide Seiten bekommt man:

Abbildung in dieser Leseprobe nicht enthalten

Da vor dem Zeitpunkt t = 0 kein Ausfall sein kann setzt man R (0) = 1, wodurch ln( R(0) ) = 0 wird und erhält :

Der detaillierte Weg zur Endformel ist hierbei der[19] zu entnehmen.

Des Weiteren ist zu beachten, dass diese Vereinfachung eine konstante Ausfallrate voraussetzt!

Die jedoch am häufigsten verwendeten Begriffe in der Zuverlässigkeitsanalyse sind : Mean-Time-To-Failure (MTTF), Mean Life (Θ) und Mean-Time-Between-Failure (MTBF).

2.3. Mean-Time-To-Failure (MTTF)

MTTF ist die Zeit, die erwartet wird, bis ein Element versagt und ist wie folgt aus der statistischen Theorie, nach[19], abgeleitet:

Abbildung in dieser Leseprobe nicht enthalten

Nach Integration erhält man gemäß[19]:

Abbildung in dieser Leseprobe nicht enthalten

In vielen Fällen genügt diese MTTF-Berechnung. Kennt man die Zuverlässigkeits­funktion R(t) so kann man also die MTTF einfach durch direkte Integration (falls mathematisch handhabbar) oder durch graphische Annäherung ermitteln.

Für reparable Elemente ist die MTTF als mittlere Zeit bis zum ersten Ausfall definiert.

2.4. Mean Life (Θ)

Die mittlere Lebensdauer (Θ) bezieht sich auf die Gesamtanzahl aller geprüften Elemente.

Das bedeutet: Gegeben ist eine Menge von n Elementen, welche alle betrieben werden bis sie ausfallen. Das arithmetische Mittel der MTTF ist dann die mittlere Lebensdauer der Gesamtmenge.

Abbildung in dieser Leseprobe nicht enthalten

2.5. Mean-Time-Between-Failure (MTBF)

Abbildung in dieser Leseprobe nicht enthalten

Geht man auch hier wieder von einer konstanten Ausfallrate aus, so erhält man für die Zuverlässigkeitsfunktion folgenden Ausdruck:

Abbildung in dieser Leseprobe nicht enthalten

Die hier verwendete Ausfallrate λ wurde bereits im Kapitel 2.2 unter Gleichung 2.2.4 eingeführt.

2.6. Fehlermodellierung

Ein unerlässliches Mittel zur Fehlervorhersage und zur Realisierung funktionierender Elemente innerhalb einer bestimmten Nutzungsdauer beschreibt die Fehler­modellierung.

Eingangsvariablen der Ausfallrate sind unter anderem: Betriebsdaten, Testdaten, Informationen über mögliche physikalische Fehler usw.

Diese Variablen müssen durch Ingenieure für Zuverlässigkeitstests berücksichtigt werden, um Ausfallratenmodelle ( in der Regel durch Verteilungsfunktionen ) und deren Parameter zu erstellen.

2.7. Typische Fehlerraten-Kurve

Abbildung in dieser Leseprobe nicht enthalten

Abbildung 1: Typische Fehlerraten-Kurve[19]

Die Abbildung zeigt den typischen Verlauf der Ausfallrate während der Lebensdauer eines Elementes, auch „Badewannen-Kurve“ genannt und wird gemäß[19] im nachfolgenden näher erläutert.

— ein Zeitraum mit abnehmender Ausfallrate (DFR - decreasing failure rate),
— gefolgt von einer Periode mit konstanter Ausfallrate (CFR - constant failure rate)
— und abschließend mit einer wachsenden Ausfallrate (IFR - increasing failure rate).

Bereich I ist die Phase des Frühausfalls (DFR), gekennzeichnet von einer hohen Ausfallrate, was in der Regel ein Resultat des mangelhaften Entwurfes, der Verwendung von nicht normkonformen Elementen ist, oder auf das Fehlen von ausreichenden Kontrollen in der Herstellung hindeutet.

Werden diese Ausfallursachen nicht durch die Qualitätskontrolle entdeckt, so kann es zu einem sehr frühen Ausfall, evtl. sogar beim Endverbraucher, führen.

Diese Fehler können jedoch durch ein so genanntes „Burn-In“ ausgeschlossen werden. Im Rahmen des „Burn-In“ wird das Element durch verschiedene Stressmethoden zum schnelleren Altern gebracht, um die Frühausfälle beim Endverbraucher zu vermeiden. Ein Endprodukt ist somit nur freigegeben, wenn es die „Burn-In“-Periode übersteht.

Bereich II der Kurve zeigt die Nutzungsdauer und wird im Wesentlichen durch eine konstante Ausfallrate (CFR) beschrieben. Es ist ein Zeitraum, in dem Ausfälle durch Zufall geschehen. Die zufälligen Fehler können weder durch langwierige „Burn-In“- Prozesse noch durch vorsorgende Maßnahmen verhindert werden.

Dieser CFR-Zeitraum ist die Grundlage der meisten Anwendungen in Bezug auf Zuverlässigkeitstests.

Auf Grund dessen, dass dieser Bereich konstant ist, wird die exponentielle Verteilung der Time-To-Failure anwendbar und bildet die Grundlage für weiterführende Planungen und Vorhersagen.

Der Bereich III beschreibt in der Kurve den Verschleiß bzw. die Abnutzung aufgrund von Alterungserscheinungen. Beispielsweise mechanische Elemente, wie Getriebelager, nutzen sich mit der Zeit ab, egal wie gut sie gefertigt wurden.

Die Alterungen können nicht unterbunden werden, jedoch kann die Nutzungsdauer verlängert und vorzeitige Ausfälle durch entsprechende Pflege- und Wartungsarbeiten verhindert werden.

Der einzige Weg ein Versagen auf Grund von Verschleißerscheinungen zu verhindern, ist eine Reparatur oder das Ersetzen defekter Elemente.

3. Analysemethoden

Da nach dem Start einer neuen Produktionslinie oder Technologie meist viele Ausfälle zu verzeichnen sind, müssen spezielle Teststrukturen auf den Wafern platziert werden, um die Ursachen zu suchen und zu beseitigen. Diese sollen helfen Probleme in der Fertigung sichtbar und auch messbar zu machen. Platziert werden können diese zum einen in den Sägebahnen (scribe line modul) des Wafers oder direkt als Testchip (primary modul) in einem Modul.

Die Teststrukturen werden hierbei im Allgemeinen mit den Abmessungen für den Worst-Case-Fall entwickelt, um gezielt auf physikalische Effekte während der Herstellung zu reagieren und anderweitige Einflüsse so gering wie möglich zu halten.

Im Anschluss an die Produktion eines Wafers werden nun die unterschiedlichsten Tests durchlaufen, um eine Aussage über die Zuverlässigkeit und Qualität zu treffen, sowie eine Extrapolation auf die erwartete Lebensdauer durchgeführt.

Für die Analyse eines Wafers bzw. des Herstellungsprozesses stehen sowohl optische als auch elektrische Methoden zur Verfügung, die im Anschluss erläutert werden sollen.

3.1. Optische Analyse

Für die Untersuchung der Teststrukturen auf optischem Weg wird in der Regel ein Raster-Elektronen-Mikroskop, kurz REM, verwendet. Mit diesem ist es möglich, eine Draufsicht (Top View) sowie einen Querschnitt (Cross Section) der Teststrukturen mit hoher Auflösung darzustellen. Dabei dienen die Querschnitts-Ansichten vor allem zur Kontrolle der Schichtaufbauten und die Draufsicht zur optischen Prüfung von Metallisierungen zum Beispiel.

Neben der optischen Analyse steht auch die elektrische Analayse. Hierbei werden an mehreren Teststrukturen auf einem Wafer Messungen durchgeführt. Beispiele hierfür sind dem Kapitel 4 entnehmbar. Diese sollen hauptsächlich Aufschluss über die Lebensdauer geben und die Ursachen für einen eventuellen Frühausfall zeigen.

Mit einer gewissen Unsicherheit kann durch Extrapolation und Ausfallzeit die zu erwartende Lebensdauer ermittelt werden. Da jedoch eine Aussage über die Lebensdauer einer Struktur, unter normalen Bedingungen, enorme Zeit in Anspruch nehmen würde, muss neben dem elektrischen auch ein thermischer Stress durchgeführt werden, um die Messzeit zu verkürzen. Herkömmliche Wärmequellen sind vor allem Thermo- bzw. Hot-Chucks.

Die Messdurchführung der elektrischen Analyse wird heute automatisiert durchgeführt. Das bedeutet, eine bestimmte Mess-Routine wird, zum Beispiel auf einem PC, programmiert. Dieses Programm steuert über ein Bussystem verschiedene Test­Peripherien an, welche die elektrischen Parameter aufnehmen können und zurück an die Mess-Software übersenden. Test-Peripherien bestehen meist aus einem Mess-Käfig, einem Chuck und einer "Source Monitor Unit", kurz SMU. Im Mess-Käfig wird der zu testende Wafer auf dem Chuck (Heiztisch) platziert und die Kontaktflächen der Teststrukturen (Bondpads) mittels Manipulatoren mit Kontaktierungsnadeln verbunden. Im Anschluss daran werden die Manipulatoren mit einer SMU zur Aufnahme der elektrischen Messwerte angeschlossen.

4. Zuverlässigkeitstests auf Waferebene

Wafer Level Reliability, kurz WLR, bezeichnet Zuverlässigkeitstest auf Waferebene. Das heißt, Wafer kommen direkt aus der Produktionslinie und werden mittels geeigneter Teststrukturen auf deren Zuverlässigkeit, Qualität und Lebensdauer überprüft.

Im nachfolgendem Abschnitt sollen typische Tests erwähnt werden.

4.1. Interconnect Reliability

Die Interconnect Reliability, als Teilgebiet der WLR-Tests, befasst sich mit der Zuverlässigkeit aller Kontaktierungselemente. Diese sind vor allem die Kontakte selbst, Leiterbahnen und Isolierungen zwischen den Metallen.

4.1.1. SPIKE-Test

Aluminium wird wegen seiner Eigenschaften, wie gute Haftung auf Oxiden, gute Kontaktierbarkeit und niedriger spezifischer Widerstand, sehr häufig an der Chip­oberfläche zur Kontaktierung eingesetzt. Berührt sich jedoch eine Aluminiumschicht und eine Siliziumschicht, kann es bereits bei Temperaturen zwischen 200°C und 250°C zu Diffusionsvorgängen kommen[3]. Dies führt im Silizium zum Materialschwund, da Aluminium bestrebt ist, bis zu 4% Silizium in sich zu lösen[28]. Folge ist das Entstehen so genannter "Spikes", wie folgende Abbildung zeigt:

Abbildung in dieser Leseprobe nicht enthalten

Abbildung in dieser Leseprobe nicht enthalten

Um diesen Effekt zu verhindern, wird anstelle des reinen Aluminiums eine Aluminium­Silizium-Legierung verwendet. Bei großflächigem Einsatz wird die Spike-Ausbildung durch eine Zugabe von l%-2% Silizium gut unterbunden, jedoch bei kleineren Kontaktlöchern kann es zum Herauslösen des Siliziums kommen und die Kontaktwiderstände werden sehr stark erhöht[3]. Dies ist unter anderem ein Grund, warum zum Teil auf eine Vorlegierung verzichtet wird. Ein weiterer Ausweg wird durch eine Barriereschicht aus Titan-Nitrit zwischen Aluminium-Leitbahn und Silizium­kontakt erreicht. Solang diese Diffusionsbarriere keinerlei Schichtfehler, wie zum Beispiel Verunreinigungen, besitzt, ist sie nahezu perfekt. Dajedoch prozessuale Fehler nicht auszuschließen sind, ist es notwendig die Zuverlässigkeit dieser Barriere zu prüfen. Hierzu wird mit Hilfe eines pn-Überganges in Sperrrichtung der Substratstrom bei einer festgelegten Spannung und einer erhöhten Temperatur gemessen. Folgende Schaltung soll dies verdeutlichen:

Abbildung in dieser Leseprobe nicht enthalten

Abbildung 3: Schaltung zur Messung des Substratstromes beim SPIKE-Test

Bilden sich nun "Spikes", so wird die Diode überbrückt und der Substratstrom steigt schlagartig an. Die Struktur ist zerstört. Die Zeit bis zum Durchbruch gibt hierbei eine Aussage über die Qualität der Barriereschicht[28].

4.1.2. Elektromigration-Test

Die Elektromigration beschreibt den Transport von Material innerhalb elektrischer Leiter durch den elektrischen Stromfluss. Sie bildet einen der Gründe für den Ausfall integrierter Schaltkreise.

Dabei kommt es in metallischen Leitern üblicherweise zu Anlagerungen am positiverem Potential (Anodenseite) und zur Abtragung am negativerem Potential (Kathodenseite). Aus diesem Grund muss sich bei der Entwicklung von Schaltkreisen unter anderem die Frage gestellt werden, welche Materialien für die Leitbahnen verwendet werden, um die Ansprüche beim Endverbraucher zu erfüllen. Gerade bei den immer kleiner werdenden Strukturen ( Verkleinerung des effektiven Leiterbahnquerschnittes) kommt es zu immer größeren Strombelastungen und Migrationseffekten.

Abbildung in dieser Leseprobe nicht enthalten

Abbildung 4: Hohlräume und Materialansammlung auf Grund von Elektromigration[16]

Beim Test der Zuverlässigkeit bezüglich der Elektromigration wird ein definierter Konstantstrom an die zu testende Struktur gelegt und die dazu notwendige Spannung mittels Vier-Spitzen-Meßmethode gemessen. Folgende Schaltung soll dies schemenhaft verdeutlichen:

Abbildung in dieser Leseprobe nicht enthalten

Abbildung 5: Beispielhafte Messung an einer EM-Struktur

Aus diesen Werten wird nach dem Ohmschen Gesetz der Widerstand ermittelt. Diese Messung wird unter Einfluss einer bestimmten Stresstemperatur in einer Programm­schleife so oft wiederholt, bis der Widerstandswert um einen vorher bestimmten Prozentsatz, zum Beispiel 20%, vom Ausgangswidertsand abweicht oder die Testzeit erreicht wurde.

Der Grundgedanke diesen Testes ist, dass durch die Migrationsvorgänge entlang einer Leiterbahn an Kontakten oder VIA's sich Voids bilden, welche den effektiven Querschnitt verringern, und somit den Widerstand ansteigen lassen. Mit Hilfe dieser Methode können Schädigungen in kürzester Zeit hervorgerufen werden, welche sonst über Jahre hinweg entstehen.

4.2. MOS Reliability

MOS Reliability befasst sich mit der Analyse der Zuverlässigkeit, Qualität und Lebensdauer rund um den MOS-Transitor. Hierbei spielen vor allem die Oxide, wie Gate- und Feldoxid, eine wesentliche Rolle. Nachfolgend wird eine Auswahl solcher Zuverlässigkeitstests kurz vorgestellt.

[...]