Autor: Erik Mautsch
Gemeinsamkeiten und Unterschiede in den Prozessorarchitekturen von Pentium III
und Athlon, wie und wo wirken Sie sich aus?
1.
Einleitung
2.
Grundlagen
2.1
Aufbau der CPU
2.2
Aufgabe der CPU
2.3
Cache
3.
Gemeinsamkeiten Ahlon-Pentium III
4.
Unterschiede Ahtlon-Pentium III
5.
Auswirkungen
6.
Resümee
1. Einleitung
In den 70er Jahren kam die Gruppe der Mikrocomputer auf, die heute am weitesten
verbreitete Computerkategorie. Man nennt Sie auch Arbeitsrechner oder Personal Computer
(PC), da jeder seinen eigenen Computer am Arbeitsplatz zu stehen hat. Das Herzstück des PC
ist der Mikroprozessor, eine integrierte Schaltung (IC), die mehrere bis dahin verteilte
Einheiten in einem Bauteil zusammenfasst. 1971 stellte die Firma Intel den ersten
Mikroprozessor vor. Zur Entwicklung des ersten Mikroprozessors kam es eher beiläufig.
Dieser erste 4-Bit-Computer auf einem Chip entstand als Nebenprodukt eines Auftrages aus
Japan. Die Rechte an seinem Design musste Intel erst für knapp 60 00 Dollar zurückkaufen,
nachdem das Unternehmen das Potenzial dieser Entdeckung gerade noch rechtzeitig erkannt
hatte. Man stelle sich einmal die Welt der Halbleiter ohne diese Entscheidung vor!
Vor ungefähr 30 Jahren erblickten 2 Unternehmen das Licht der Welt (AMD´69, Intel ´68),
welche ausschlaggebend für die weitere Entwicklung der Mikroprozessoren seien sollten. So
verschieden die beiden Unternehmen heute auch dastehen, Intel und AMD hatten in ihren
Anfangsjahren viele gemeinsame Wurzeln und Berührungspunkte, die bis in die heutige Zeit
fortwirken. Denn beide Firmen wurden unweit des heutigen Silicon Valley von hochrangigen
Aussteigern der Halbleiterschmiede Fairchild Semiconductor gegründet, allerdings unter
durchaus verschiedenen Vorzeichen.
Robert Noyce, zuletzt General Manager und Gordon Moore, zuletzt Chef der
Entwicklungsabteilung bei Fairchild, machten sich auf, Intel ins Leben zu rufen.
Noyce und Moore wollten noch einmal das Gefühl erleben, in einer kleinen, schnell
wachsenden Firma unabhängig zu arbeiten und eigene Erfahrungen auch tatsächlich zur
Marktreife führen. Ähnliches hatten sie bereits bei Fairchild mit der Einführung der ersten
integrierten Schaltkreise (IC´s) vollbracht.
Wenig später wurde der heute noch als Chairman tätige Andy Grove als erster
Produktionsleiter von Fairchild nachgeholt, der die internen Strukturen und
Firmenphilosophie Intels über die Jahre bis 1998 prägen sollte.
Weniger einfach hatte es Jerry Sanders bei der Gründung von Advanced Micro Devices, kurz
AMD. Sanders war zuvor als Verkaufs- und Marketingmanager für Fairchild tätig. Ohne
fremde finanzielle Hilfe würde es ein schwerer weg werden, so Sanders´s seine Worte.
Potenzielle Großanleger schienen vom technischen Know-how des jungen Gründungsstabes
wenig überzeugt zu sein, verständlich, das junge Team bestand zum größten Teil aus
Verkaufsexperten. Erst die Unterstützung von ausgerechnet Robert Noyce hatte eine
Signalwirkung auf andere Investoren, ohne die es wahrscheinlich AMD heute nicht gäbe.
Zu keiner Zeit konnte AMD bisher trotz des eigenen Wachstums den inzwischen auf über 80
Prozent gekletterten Anteil Intels am Mikroprozessormarkt gefährden. AMD wuchs, Intel
wuchs kräftiger und der Markt wuchs gewöhnlich schneller als alle zusammen, so lässt sich
die Situation bis Ende der neunziger Jahre charakterisieren. Der AMD-Gründer Sanders setzte
selbstbewusst die 30-Prozent-Marke als Ziel für die Zukunft. Daran muss aber noch hart
gearbeitet werden, auch wenn sich AMD die letzten Jahre darauf gut vorbereitet hat.
Marktaufteilung
Intel
AMD
IBM/Cyrix/IDT
Abbildung 1
2. Grundlagen
,,Ein Prozessor (engl. : processor) ist eine Funktionseinheit, die Rechenwerk, Steuerwerk und
Verbindungskomponenten umfasst."
Die technischen Bausteine aller Rechner sind Chips, insbesondere Speicherchips für den
Hauptspeicher und Logikchips für den Prozessor.
Bei den Chips handelt es sich um kleine Siliziumplättchen von 10 bis 300 mm² Fläche, in die
durch ein Leitungssystem (Bussystem) verbundene elektronische Bauelemente (Widerstände,
Kondensatoren, Transistoren) eingebettet sind. Die Chips werden aus Wafer gewonnen,
welche anfangs als Siliziumstab bestehen und letztendlich mit Hilfe mehrstufiger Prozesse zu
hauchdünnen Siliziumscheiben verarbeitet werden, die sogenannten Wafer. Ein polierter
Wafer ist nur noch einige zehntel Millimeter dick und bietet Platz für mehrere hundert Chips
(je nach Abmessung). Silizium, das aus Quarzsand gewonnen wird, ist ein (den elektrischen
Strom) nicht leitendes Material. Der Halbleitereffekt wird durch die gezielte
,,Verunreinigung" (Dotierung) mit Fremdatomen (Bor, Phoshor u.a.) erreicht.
Durch gezielte Oxidations-, Diffusions- und Implantationsschritte sowie durch Aufdampfen
metallischer Verbindungen und mikroskopisch präzise Ätzverfahren werden diese
Bauelemente erzeugt.
Die Transistoren, bestehend aus Basis, Emitter und Kollektor, auf dem Chip dienen zum
Aufbau von Schaltern, die durch elektrische Impulse aus- oder eingeschaltet werden. Durch
entsprechende Spannung an der Basis des Transistors ist es möglich, den Widerstand
zwischen Emitter und Kollektor sehr groß oder verschwindend klein werden zu lassen, was
den temporären Schalterstellungen offen und geschlossen entspricht.
2.1 Aufbau der CPU
Die Hauptkomponenten der CPU sind zum einen das Steuerwerk (CU), welches die
Steuersignale für die übrigen Komponenten der CPU und des Rechners generiert, das
Rechwerk (ALU), welches arithmetische und logische Operationen durchführt, der
Registersatz, Prozessorregister dienen zur kurzzeitigen Speicherung von Angaben, die
während der Verarbeitung sofort wieder greifbar sein müssen, das Adressberechnungen
durchführende Adresswerk, sowie die Schnittstelle zum Systembus (BIU).
Ich möchte an dieser Stelle auf eine detaillierte Beschreibung und Erläuterung verzichten, da
es nicht um das eigentliche primäre dieser Belegarbeit geht.
Abbildung 2(vereinfacht)
2.2 Aufgabe der CPU
Die erste Phase bezeichnet man als Holphase oder auch Fetch. Zunächst muss ein Befehl aus
dem Speicher (eventuell in eines der Register) geladen werden. Wenn sich die gesuchte
Information noch nicht im L1-Cache befindet, muss die BIU dafür den Speicher ansprechen.
Im Anschluss an die erste Phase kommen wir zur Dekodierphase (Dekode). Das Steuerwerk
untersucht den Befehl hinsichtlich der vorzunehmenden Arbeitsschritte. Es entscheidet,
welche Operation (Addition, Subtraktion, logische Verknüpfung etc.) die ALU auszuführen
hat.
Wenn für den Befehl noch Daten (Operanden) geholt werden müssen, steuert das ebenfalls
die CU. Dazu befehligt Sie auch das Adresswerk, das die Position der gewünschten
Informationen ermittelt.
Jetzt folgt die Ausführungsphase (Execute). Die ALU wird vom Steuerwerk nun angewiesen ,
die gewünschte Operation mit den geladenen Daten auszuführen.
Und zu allerletzt erreichen wir die Schreibphase (Write Back). Das Ergebnis der Operation
landet (abhängig vom Befehl) in einem Register oder im Speicher. Um langwierige Zugriffe
auf das externe RAM zu vermeiden, sammelt die CPU die Daten eventuell im L1-Cache,
damit sie später in einem schnelleren Blockschreibvorgang übertragen werden können.
Wie man aus den einzelnen Schritten erkennen kann, übernimmt das Steuerwerk den primären
Part in der CPU.
2.3 Cache
Zur Steigerung der Arbeitsleistung sitzt in der CPU zwischen den extrem schnellen
Funktionseinheiten und dem vergleichsweise sehr langsamen Arbeitsspeicher der L1-Cache.
Aus Platzgründen kann der L1-Cache nicht besonders groß sein. In der Regel bewegt er sich
in Größenordnungen von 64 KByte. Die Kunst besteht also darin, den schnellen kleinen
Speicher so mit dem langsamen großen Arbeitsspeicher zu kombinieren, dass sich eine
möglichst schnelle Gesamtlösung ergibt.
Um die Kapazität des First-Level-Cache (L1) zu erhöhen, sitzt auf der Hauptplatine oder auch
auf dem Prozessorchip noch ein weiterer Speicher, man nennt ihn Second-Level-Cache (L2).
Der Cache wird deshalb in Zeilen (Cache Lines) oder Sets eingeteilt. Erfolgt ein Lesezugriff
auf einen Bereich im Arbeitsspeicher, dann füllt die CPU eine komplette Cache Line mit
Informationen aus diesem Speicherblock auf. Die Wahrscheinlichkeit ist hoch, dass im Zuge
des weiteren Programmflusses wiederholt auf diesen Speicherbereich zugegriffen werden
muss. Der Cache wird vom Cache-Controller gesteuert, dieser sorgt dafür, dass ständig
angeforderte Speicheradressen sich im Cache befinden und die Speicherwerte, die
wahrscheinlich als nächstes benötigt werden, im Voraus lädt. Ein guter Cache-Controller
findet dann 90%-95% und mehr der angeforderten Daten im Cache. Resultat ist, keine
zeitraubenden Zugriffe auf den langsamen Arbeitsspeicher. Der Prozessor merkt dabei gar
nicht, dass die Daten nicht aus dem Hauptspeicher kommen. Der Cache arbeitet sozusagen im
Verborgenen.
Das Grundprinzip lautet: Im Cache müssen die am häufigsten benötigten Informationen
enthalten sein, damit möglichst wenige Zugriffe auf den langsamen Arbeitsspeicher
erforderlich sind.
Wie wichtig der Cache, vor allem der First-Level-Cache, ist zeigt die Abbildung.
L1-Cache
Register
Abbildung 3
3. Gemeinsamkeiten Athlon-Pentium III
AMD, sowie Intel streben das Ziel an, sich allmählich von der Slot Bauform lösen, bei der
besagten Variante waren äußerlich (Prozessorbox) kaum Unterschiede festzustellen. Auch
einige Daten wie thermische Leistung der Ahtlon-CPUs entsprechen den Maximalwerten der
Pentium-Reihe. Mainboard-, Gehäuse- und PC-Hersteller können so auf vorhandene
Komponenten wie Gehäuse und Kühlkörper zurückgreifen. In der Wahl der richtigen
L2 Cache
Kosten pro
Bit
Zugriffszeit
Kapazität
Arbeitsspeicher
Erweiterungsspeicher
Magnetplattenspeicher
(Seitenwechselspeicher)
Optische Plattenspeicher, Streamer
Prozessorplattform sind sich beide Kontrahenten einig: Die Zukunft gehört eindeutig dem
Sockel.
Die Prozessorplatine diente lediglich als Träger für die externen Cache Bausteine. Während
sämtliche Pentium-III- und Celeron-Prozessoren in den Sockel 370 passen, debütiert mit dem
Thunderbird gleichzeitig ein neues Sockel-Interface: Der Sockel A - oder nach der Anzahl
seiner Pins - auch Sockel 462 genannt.
Die Anhänger des betagten Sockel 7 werden an dieser Stelle sicherlich etwas verwundert sein
und vielleicht feststellen "das hatten wir doch alles schon", doch dabei darf eines nicht
vergessen werden: Der Zwischenschritt zum Slot (von Intel eingeleitet) war technologisch
notwendig, um den L2-Cache schrittweise immer schneller takten zu können.
Ältere Modelle von AMD und auch von Intel hatten den L2-Cache noch extern auf der
Prozessorplatine. Es handelte sich hier um einen 512 KB großen L2-Cache, der aber leider
nur mit einem halben/drittel Prozessortakt lief. Die Größe der Die's sind bei beiden
Prozessoren relativ gleich, sie liegt um die 120mm².
Um die Prozessorleistung weiter zu optimieren, statteten AMD und Intel neuere Modelle, z.B.
den ,,Thunderbird (Athlon)"und den ,,Coppermine" mit einem L2-Cache on Die aus. Dies war
ein sehr wichtiger Schritt in Richtung Leistungsoptimierung.
Pentium
Athlon
Abbildung 4
Abbildung 5
Ein weitere Erneuerung gab es beim schon erwähnten ,,Thunderbird" von AMD, man
erweiterte das Cache-Interface von 64 Bit auf 256 Bit. Damit zog man wieder gleich mit dem
Erzkonkurrenten Intel, der schon seit längerer Zeit mit 256 Bit beim Pentium III arbeitet.
Ebenfalls weisen die Prozessoren in Ihrer Fertigungstechnologie Gemeinsamkeiten auf, ältere
Modelle wurden in der 0,25 Micron Technologie, neuere Modelle werden in der 0,18 Micron
Technologie hergestellt.
Des weiteren glichen sich beide Prozessoren (ältere Modelle) in Ihrem Bustakt, der FSB-Front
Side Bustakt- betrug jeweils 100 MHz, bei neueren Modellen ist der Bustakt höher, näheres
zu einem späteren Zeitpunkt.
Als letztes ist noch die Unterstützung der Multiprozessoren zu nennen, beide Prozessoren sind
multiprozessorfähig, d.h., der Rechner besitzt mehrere Prozessoren, die gemeinsam oder
teilweise dieselben peripheren Geräte (z.B. Plattenlaufwerke) benutzen, bei eng gekoppelten
Multiprozessor-Systemen benutzen sie auch denselben
Arbeitsspeicher.
4. Unterschiede Athlon-Pentium III
Mit dem Athlon bringt AMD erstmals einen PC-Prozessor, der sich grundlegend von der
Intel-Architektur unterscheidet. So benutzt die CPU das EV6-Busprotokoll der Alpha-
Prozessoren, das AMD von Digital-Compaq lizenziert hat.
Dieser Schritt erfordert eigene Chipsets für den Athlon, denn die bisherigen AMD-CPUs
verwenden den P5- oder den P6-Bus von Intel. Unter dem Codenamen Irongate hat AMD
deshalb einen eigenen Chipsatz entwickelt.
Mit 22 Millionen Transistoren beim Athlon (älteres Modell) und 37 Millionen Transistoren
beim Thunderbird hat AMD sehr komplexe CPUs gefertigt.
Im Gegensatz zum Athlon umfasste der Pentium III-Katmai- nur 9,5 Millionen Transistoren,
beim Pentium III-Coppermine-waren es dann jedoch 27 Millionen.
Zitat:
Zum Aufbau der Transistorstrukturen schießt (dotiert) man
Fremdatome mit hoher elektrischer Energie in die Oberfläche des
Halbleitermaterials und bildet so wannenförmige Bereiche mit
spezifischen elektrischen Eigenschaften aus. Zwischen den beiden
Wannen eines Transistors bleibt eine dünne, nicht dotierte
Substratschicht erhalten. Deren Breite bezeichnet man als
Kanallänge, aus der letztlich die Fertigungstechnologie abgeleitet
wird, zum Beispiel 0,25 Mikrometer.
Um die Architektur besser erklären zu können, hier die Block-Diagramme des Athlon- und
des Pentium-III-Prozessors.
Abbildung 6
Um Anweisungen von Applikationen im Prozessor umzusetzen, muss der Programm-Code
erst einmal in Operationsanweisungen übersetzt werden. Diese OPs müssen so zerlegt
werden, dass der Prozessor letztlich in der Lage ist, etwas damit anzufangen. Bei AMD
kommen am Ende sogenannte Macro-Operations oder MOPs heraus, bei Intel werden sie
Micro-Ops oder kurz µOPs genannt.
Hier sind wieder die ersten Unterschiede zu erkennen. Eine µOP enthält immer nur eine
Anweisung, während die AMD-Variante an dieser Stelle zwei Anweisungen in eine MOP
packt. In aller Regel wird nur ein Arbeitstakt pro Anweisung aufgewendet. Anforderungen,
die komplexer sind, oder die nur sehr selten verwendet werden, bearbeitet die CPU jedoch in
einem langsameren Prozess. Im Zuge der Übersetzung wird dann ein ROM innerhalb des
Prozessors ausgelesen. Typischerweise wird eine Programmanweisung dann in mehr als nur
einer OP dargestellt.
Der Athlon verwendet zwei unterschiedliche Wege, um die einfachen oder komplexen
Anweisungen zu übersetzen. Im "Direct Path" werden die Standard-Aufgaben behandelt und
im "Vector Path" die komplexeren.
Intel verwendet an dieser Stelle nur einen Pfad. AMD nennt den Geschwindigkeits-
vorteil als Grund für seine Vorgehensweise, Intel möchte die Konstruktion und Fertigung
seiner Prozessoren durch seine Philosophie vereinfachen.
Wenn man diesen Eingangsbereich in den Prozessoren miteinander vergleicht, fällt aber noch
etwas ganz anderes auf: Auf den ersten Blick gleichen sich die Instruction Decoder. Beide,
der Athlon und der Pentium haben drei parallel arbeitende Einheiten.
Bei Intel sind sie in zwei sogenannte "Simple"- und ein "Complex"-Modul aufgeteilt. Simple
heißt hier, die Anweisung enthält nur eine OP. Complex ist dagegen ein Paket, welches
maximal 4 OPs umfassen darf.
Bei Intel gibt es für die Nutzung der Leistungen ganz klare Regeln. Theoretisch können drei
Instruktionen zur gleichen Zeit verarbeitet werden. Allerdings ist dies an einen ganz
bestimmten Fall gebunden. Die Befehle müssen dann in der Form Simple/Simple/Complex
vorliegen. Nur dann findet eine parallele Verarbeitung statt. Liegen zwei komplexe
Instruktionen vor, dann werden zwei Arbeitstakte gebraucht, um diese beiden zu bearbeiten.
Die beiden Simple-Einheiten arbeiten dann jedoch im Leerlauf.
Anders sieht die Sache beim Athlon aus: Hier sind es zwar auch nur drei Instruction Decoder,
die parallel arbeiten, allerdings ist es den Einheiten egal, welche Befehlsform gerade
ankommt. So werden immer drei OPs parallel verarbeitet. Dies kann Intel jedoch in dieser
Form nicht garantieren, sondern ist eher ein Sonderfall.
AMD
Intel
Abbildung 7
Der nächste Schritt in der Verarbeitung eines Befehles findet beim Athlon in der Instruction
Control Unit statt. Dieser Teil kann 72 MOPs aufnehmen, bevor sie an den Scheduler
weitergereicht werden. (Weil ein MOP letztlich einer x86-Anweisung entspricht, können an
dieser Stelle 72 In-Flight-Anweisungen zusammengefasst werden.). 72 ist eine deutlich
größere Zahl als die 20 µOPs des Pentiums. Im Zusammenspiel mit den Regeln, die wir im
letzten Kapitel erwähnt haben, dauert es unter Umständen auch länger, bis diese 20
Anweisungen übertragen sind.
Die Stelle, an der es wieder spannend wird, ist die wichtigste Aufgabe eines Prozessors, die
Aufgaben zu bearbeiten, die von den Programmen an die CPU gereicht werden.
Der Pentium III verfügt über 11+1 parallel angeordnete (und arbeitende) Execution Units. Der
Athlon hat an dieser Stelle wieder einige mehr aufzuweisen.
Um nun wirklich die Arbeit zu erledigen, müssen die OPs an die Execution Ports übergeben
werden.
·DirectPath
Standard
·VectorPath
Komplex
·Nur 1 Path
3 parallele
zwei
sogenannte
Simple- und
ein Complex-
Modul
theoretisch 3, aber
praktisch ,,nur" 1
3 Units arbeiten
immer parallel
Da es noch jede Menge dieser Ports gibt, die parallel arbeiten, kann man sich leicht vorstellen,
weshalb man sie als "Out-of-order"-Executions bezeichnet. Würde hier an dieser Stelle eine
Anweisung (OP) nach der anderen abgehandelt, wäre es ziemlich unsinnig, hier 11 und mehr
Einheiten aufzubauen. Um sicherzustellen, dass die "out-of-order"-Funktion auch wirklich
genutzt wird und alle Ports beschäftigt werden, verwendet Intel Verfahren, die sich "Rename
& Allocation" und "Reorder" nennen. Der Integer-/FP- Rename & Allocator ist vor der
Reservation Station angeordnet. Wie der Name bereits sagt, ist diese Einheit sowohl für
Integer- als auch für FPU-Anweisungen zuständig. Beim Athlon läuft die Sache etwas anders
ab. Die Einheiten, die sich um diese Out-of-order-Funktion kümmern, sind der Integer- und
der FP-Scheduler. Beide können eine stolze Anzahl von OPs aufnehmen (18/36).
Das ist genau die Stelle, an der Athlon wieder glänzen kann. Der Pentium III hat nur 5
Execution Ports, (zwei davon sind für Speicher Aufgaben reserviert), der Athlon hingegen
verfügt über 9, welche auch gleichzeitig bedient werden können.
Wir kommen zum Thema ,,Pipeline". Eine kurze Pipeline - entsprechend wenige Schritte in
der Fertigung - bringt nichts, weil die Ausstoß-Zahl relativ niedrig liegt. Viele kurze Pipelines
parallel arbeiten zu lassen, ist ebenfalls keine Gute Idee.
Schließlich ist in einer Pipeline mit wenigen Schritten jeder einzelne Schritt relativ groß und
damit nur schwer zu kalkulieren. Zudem ist die Koordination nach Beendigung der Fertigung
ein Problem, wen nicht alle Pipelines immer zur gleichen Zeit fertig werden.
In der EDV gelten im Frequenzbereich von 500 bis 1000 MHz zehn Schritte als die ideale
Größe für eine Pipeline, weil sie die Vorteile aus beiden Bereichen am besten
nutzt. Beim Athlon sind die Integer-Pipelines deshalb auch genau so lang. Die FPU Pipelines
sind hingegen 15 Schritte lang.
Bei den Intel Prozessoren sind die Integer-Pipelines unterschiedlich lang (12 bis 17) und die
FPU-Pipeline etwa 25 Schritte.
Ein wichtiger Grund, weshalb AMD mit dem Athlon zu Intel-CPUs aufschließen (bzw.
vorbeiziehen) konnte, ist sicherlich die Pipelined-FPU. In den alten Modellen (K6-2/III) war
dies nicht der Fall.
Der Athlon hat gleich drei FP Execution Units, diese sind parallel und können auch
gleichzeitig arbeiten, weil jede einen eigenen Port zur Verfügung hat. Auch der Pentium III
hat drei FP-Einheiten. Dummerweise müssen sich diese aber einen Port zur Übergabe der
Ergebnisse teilen. Athlon kann also zwei 80-Bit-Operationen in einem Taktzyklus ausführen,
der Intel-Prozessor aber nur maximal eine. Die Einflüsse in der Abstimmung der gesamten
anderen Baugruppen, die dem vorgelagert sind, bleiben hierbei unbeachtet.
Der Systembus des Pentium III beträgt 100 MHz, neuere Modelle laufen jedoch mit 133
MHz. Der FSB des Athlon's wird mit 100 MHz (133 MHz) betrieben.
Abbildung 8
Da zur Übertragung der Daten aber die steigende und die fallende Flanke des Signals
verwendet wird, ergibt sich eine Datenrate von 200 MBit mal Busbreite - ergo vergleichbar
mit einer Geschwindigkeit von 200 MHz. Dieses Prinzip ist auch unter der Bezeichnung DDR
bekannt. Für die Zukunft sieht AMD genügend Spielraum bis über 400 MHz FSB-
Taktfrequenz.
Dadurch wird der EV6, mit einer Übertragungsrate von 1,6GB/s zum schnellsten Bussystem
in der x86-Welt. Da der Bus ursprünglich für den Alpha, sprich Server-Prozessor, entwickelt
wurde, ist er auch schon generisch für einen echten Multi-Prozessor-Betrieb ausgelegt. Jeder
der Prozessoren hat dann seinen eigenen Datenpfad, da der EV6 eine Point-to-Point-
Verbindung ermöglicht.
Abbildung 9
Der P6-Bus von Intel ist ein Shared Bus und wird dadurch beim Einsatz mehrerer Prozessoren
zum Flaschenhals, denn die Bandbreite muss geteilt werden.
Der EV6 stellt aber jedem Prozessor einen eigenen Bus zur Verfügung und nutzt ihn dadurch
optimal. EV6 akzeptiert maximal 14 gleichberechtigte Prozessoren. Zudem ist der
Adressraum deutlich größer, 43 Bit beim EV6 und 36 Bit beim P6 von Intel.
Des weiteren unterscheiden sich die Prozessoren in Ihrem Befehlssatz. Als effizienteren
Befehlssatz zählt man AMD's 3DNOW, der Prozessor steigerte sich mit 3DNow um satte 98
Prozent.
Der Pentium III mit ISSE schaffte es da gerade mal auf 64 Prozent. (Steigerungsangaben
bezogen auf 3D-Mark)
3DNow
à 21 vorhandene Instruktionen der ursprünglichen 3DNow!-Version
(24 weitere Instruktionen werden hinzugefügt)
1. 12 Anweisungen, mit denen die mathematischen Ganzzahlberechnungen für erweiterte
Multimediaanwendungen wie beispielsweise Spracherkennung und Videobearbeitung
verbessert werden
2. 7 Instruktionen, mit denen der Datendurchsatz für umfangreiche Grafiken erhöht und
eine erweiterte Funktionalität für Internet-Plug-Ins und andere Streaming-
Anwendungen bereitgestellt wird -d. h. mehr Spaß im Internet
3. 5 Instruktionen zur Leistungsoptimierung bei Kommunikationsanwendungen (MP3
und Dolby Digital-Sound)
ISSE
à Im Unterschied zu MMX benutzt ISSE Fließkommaoperationen
1. ISSE als extra Einheit auf der CPU integriert und nicht an die FPU gekoppelt
2. neuen Befehlssatz von etwa 70 Instruktionen
3. Register wurden auf 128 Bit erweitert und sind direkt adressierbar
ISSE unterstützt Prefetch
àvorzeitiges Holen von Instruktonen!
5. Auswirkungen
Durch seinen L1-Cache (First-Level-Cache), der 4 mal größer ist als der des Pentium III, hat
der Athlon einen enormen Performancevorsprung gegenüber dem Pentium.
Ein weiteren Leistungsschub bekommt der AMD-Sprössling durch eine superskalare FPU-
Pipeline.
Das ist besonders bei rechenintensiven Anwendungen wie z.B. CAD-oder Multimedia-
Software sehr vorteilhaft und auch zwingend notwendig um einen reibungslosen Ablauf zu
ermöglichen.
Etwaige fließkommabasierende Engpässe bei der Verarbeitung von 3D-Grafiken behebt der
weiterentwickelte 3DNow!-Befehlssatz.
6. Resümee
In allen Leistungsbereichen kommt es jedoch darauf an, dem Prozessor ein optimales
Arbeitsumfeld zu bieten. Ein lahmer Chipsatz, falsche Bioseinstellungen für den Speicher,
langsame oder falsch angesprochene Festplatten, eine veraltete Grafikkarte oder der schlechte
Treiber für Grafik, Chipsatz oder Sound können zu weitaus größeren
Leistungsdifferenzen und zu mehr Stabilitätsproblemen führen als die Unterschiede zwischen
zwei Prozessoren derselben Leistungsklasse.
Zu den wichtigsten Komponenten gehört der Arbeitsspeicher. Um ein zügiges Arbeiten zu
gewährleisten, sollten es mindestens 64 MByte sein, optimal wären 128 MByte.
Für einen leistungsfähigen Office-PC ist also kein teurer Pentium III/1000 oder
Thunderbird/1000 erforderlich. Ein Duron oder ein Celeron, beide mit entsprechender
Hardware, bieten für Büroapplikationen mehr als ausreichende Performance.
Quellenverzeichnis
Literatur:
H.R. Hansen, Wirtschaftsinformatik I, 7. Auflage, Lucius & Lucius Verlag,
1996
P. Stahlknecht, U. Hasenkamp, Einführung in die Wirtschaftsinformatik, 9.
Auflage, Springer Verlag, 1999
Internet:
http://www.pcmagazin.de/technik/artikel/cpu/200003/cache_09-wc.html
http://www.ergoguide.dk/german/modulg2d1.htm
http://www.3dconcept.ch/artikel/3dmmx/katmai.htm
http://www.3dconcept.ch/artikel/T&L/index.html
http://www.zvw.de/aktuell/comp/1999/31/comp11.htm
http://verbrauchernews.de/artikel/0000005608.html
http://www.ctmagazin.de/ct/00/10/158/
http://www.chip.de/PC2D/PC2DA/PC2DAG/pc2dag.htm?id=4122
http://www.gamecenter.com/Hardware/Roundup/Athlonp3/
http://www.golem.de/9908/4086.html
http://www.sinclair-software.de/amd/athlon.htm
http://www.intel.com
http://www.amd.com
http://www.t-online.de/computer/inhalte/harcoi46.htm
http://www.golem.de/9908/4023.html
http://www.zdnet.de/technik/artikel/cpu/199912/kupfer_00-wc.html
http://www.computer-greenhorn.de/amd1.htm
http://www.computer-greenhorn.de/intel1.htm
http://www.pcwelt.de/content/artikel/artono/199910athlon001.html
http://www.pc-rescue.de/technik/prozessoren.htm
http://www.tecchannel.de/hardware/250/index.html
http://www.tecchannel.de/hardware/170/index.html
http://www.hof.baynet.de/~buschi/athlon2.htm
http://www.de.tomshardware.com/cpu/99q3/990830/index.html
http://www.golem.de/0008/9081.html
0 Kommentare