Der Schwerpunkt dieser Arbeit liegt in dem optimalen Design eines Gateways für FPGAs (engl. Field Programmable Gate Arrays). Dazu werden verschiedene Realisierungsalternativen aufgezeigt und eine neue, auf kombinatorischen Algorithmen basierende Methode vorgestellt. Durch Anwendung der entwickelten Methodik wird das Problem des Hardware/Software-CoDesigns gelöst und eine optimale Gatewaystruktur für das jeweilige System erstellt. Grundlage dafür bildet ein Modell zur Gatewaysynthese auf Systemebene, welches auf einem bipartiten Graphen beruht. Eine Kombination aus evolutionärem/genetischem Algorithmus (GA) und ganzzahliger linearer Programmierung (engl. integer linear programming, ILP) optimiert diesen Graphen. Diese Algorithmenkombination ermöglicht die Bestimmung einer optimalen Gatewayarchitektur mit optimaler Hard- und Softwareverteilung. Die korrekte Anwendung des Verfahrens auf unterschiedliche Problemstellungen, Problemgrößen und Anzahl an Optimierungskriterien sowie eine Performanceanalyse der einzelnen Algorithmen und die Anwendung auf eine reale Problemstellung runden diese Dissertation ab.
Inhaltsverzeichnis
1 Einleitung
1.1 Motivation
1.2 Schwerpunkt der Arbeit
1.3 Gliederung der Arbeit
2 Stand der Technik
2.1 Vernetzungstopologie
2.2 Gatewayfunktionalität
2.3 Gatewaydesign
2.4 Zusammenfassung und Trend
3 Gateway-Systemsynthese
3.1 FPGA-basiertes Gateway
3.1.1 Softwarelösung
3.1.2 Hardwarelösung
3.1.3 Heterogenes Design
3.2 Grundlagen der Entwurfsrepräsentation und Entwurfsmethodik
3.2.1 Entwurfsrepräsentation
3.2.2 Synthese und Analyse
3.2.3 Entwurfsmethodik
3.3 Modell zur Gateway-Systemsynthese
3.3.1 Einschränkung der Abstraktionsebenen
3.3.2 Entwurf auf Systemebene
3.4 Der Gateway-Systemgraph
3.4.1 Definitionen
3.4.2 Gateway-Funktionsgraph
3.4.3 Gateway-Architekturgraph
3.4.4 Gateway-Systemgraph
3.5 Gewichtung der Mappingkanten
3.5.1 Gewichtung von Funktionsblöcken
3.5.2 Gewichtung von Mikroprozessor IP-Cores
3.5.3 Softwaresynthese
3.6 Zusammenfassung
4 Optimales Gatewaydesign
4.1 Definitionen
4.2 Das Partitionierungsproblem
4.3 Partitionierungsalgorithmen
4.4 Mehrzieloptimierung
4.5 Optimierung des Gateway-Systemgraphen mit GA
4.5.1 EA-Struktur und Varianten
4.5.2 GA zur Systemoptimierung
4.5.3 Kodierung, Ablauf und Fitness
4.5.4 Parameter des GAs
4.5.5 Exploration des Entwurfsraums
4.5.6 Programmierung
4.6 Optimierung des Gateway-Systemgraphen mit ILP
4.6.1 Das Flussmodell
4.6.2 Aufstellung des Gleichungssystems
4.6.3 Lösung des Gleichungssystems
4.6.4 Exploration des Entwurfsraums
4.6.5 Programmierung
4.7 Kombination GA und ILP
4.8 Performanceanalyse GA vs ILP
4.8.1 Vorbereitung der Messungen
4.8.2 Ergebnis und Diskussion der Messungen
4.9 Neue Verfahren
4.9.1 Multi-Level-Verfahren
4.9.2 Particle Swarm Optimization (PSO)
4.10 Zusammenfassung
5 CAN to CAN automotive Gateway
5.1 Aufgabenstellung
5.2 Design des Systemgraphen
5.2.1 Beschreiben des Systemverhaltens
5.2.2 Festlegung der Architektur
5.2.3 Abbilden des Systemverhaltens
5.3 Optimierung und Exploration mittels GA
5.3.1 Darstellung der Eingangsdaten
5.3.2 Ausgabe und Einschränkung des Entwurfsraums
5.4 Optimierung und Exploration mittels ILP
5.4.1 Erstellen des Flussgraphen
5.4.2 Aufstellen des Gleichungssystems
5.4.3 Lösung des Gleichungssystems und Exploration
5.5 Interpretation der Ergebnisse
5.5.1 Lösung GA
5.5.2 Lösung ILP
5.6 Weitere Verfeinerung des Designs
5.7 Umsetzung
5.7.1 Versuchsaufbau
5.7.2 Umsetzung und Test des Designs
5.7.3 Die Gatewaykonfiguration
5.8 Zusammenfassung
6 Zusammenfassung und Ausblick
6.1 Zusammenfassung
6.2 Ausblick
Zielsetzung & Themen
Das Hauptziel dieser Arbeit ist die Entwicklung eines optimalen automotive Gateways für Motorsteuergeräte unter Verwendung von FPGAs. Die Forschungsfrage konzentriert sich darauf, wie eine optimale Hardware- und Softwareverteilung der Gateway-Funktionalität erreicht werden kann, um den steigenden Anforderungen an Bandbreite und Komplexität in modernen Fahrzeugvernetzungen gerecht zu werden.
- Einsatz von FPGAs für hochperformante automotive Gateways
- Entwicklung eines graphenbasierten Modells zur System-Synthese
- Optimierung durch Kombination von Genetischen Algorithmen (GA) und Ganzzahliger Linearer Programmierung (ILP)
- Exploration des Entwurfsraums zur Bestimmung optimaler Architekturen
- Validierung anhand einer realen Implementierung für die Mercedes Benz S-Klasse
Auszug aus dem Buch
3.1 FPGA-basiertes Gateway
Es gibt drei grundsätzliche Methoden um ein Gateway in einem FPGA zu designen. Die erste und einfachste Möglichkeit basiert auf einem Prozessor IP-Core (engl. Intellectual Property-Core) und den zugehörigen Peripherie-Bibliotheken. Die IP-Core-Bezeichnung stammt aus der Halbleiterindustrie - speziell aus dem Gebiet des Chipentwurfs - und steht für die wiederverwendbare Beschreibung eines Bauelements. Das Design des Gateways wird hier mittels einer Entwicklungsumgebung erstellt. Die einzelnen Peripheriemodule können wie bei den meisten Entwicklungsumgebungen komfortabel grafisch oder manuell in einer Hardware-Modellierungssprache miteinander verbunden werden. Da die gesamte Funktionalität des Gateways in einer Softwarehochsprache programmiert ist, wird diese Methode als ”Softwarelösung” bezeichnet.
Die zweite Alternative ist die eigenständige Programmierung des kompletten Gateways in einer Hardware-Modellierungssprache wie z. B. VHDL (engl. Very High Speed Integrated Circuit Description Language) oder VERILOG. Hiermit kann der Anwender individuell für seine Aufgabenstellung erforderliche Hardware kreieren. Dies reicht je nach Funktionalitätsumfang und Geschick des Programmierers von einfachen kombinatorischen Logikfunktionen bis hin zum komplexen Prozessorentwurf. Dieses Design wird als ”Hardwarelösung” bezeichnet.
Eine weitere Methode ist das ”heterogene Design”, bestehend aus einer Kombination der ersten beiden Möglichkeiten. Hierbei wird die Gesamtfunktionalität einerseits in Software auf einem Softprozessor IP-Core und andererseits in Hardware mit anwenderspezifischen Modulen realisiert. Die exakte Umsetzung sowie die Funktionsweise der einzelnen Methoden bilden die Basis des FPGA-basierten Gatewaydesigns. Sie werden im Detail vorgestellt und hinsichtlich ihrer Eigenschaften analysiert.
Zusammenfassung der Kapitel
1 Einleitung: Diese Einleitung motiviert die Arbeit vor dem Hintergrund steigenden Botschaftsaufkommens in der Automobilbranche und definiert den Schwerpunkt auf das optimale Design von Gateways mittels FPGAs.
2 Stand der Technik: Dieses Kapitel erläutert aktuelle Vernetzungstopologien in Fahrzeugen, definiert grundlegende Gateway-Funktionalitäten wie Routing und Diagnose und diskutiert den Einsatz von Mikrocontrollern und FPGAs im Automobilbereich.
3 Gateway-Systemsynthese: Hier wird ein graphenbasiertes Modell zur Synthese eingeführt, welches die Verhaltensbeschreibung von Gateways in einem bipartiten Graphen darstellt und die theoretischen Grundlagen der Entwurfsrepräsentation behandelt.
4 Optimales Gatewaydesign: Dieses Kapitel widmet sich der Optimierung des Systemgraphen durch eine neuartige Kombination von genetischen Algorithmen und ganzzahliger linearer Programmierung zur Exploration des Entwurfsraums.
5 CAN to CAN automotive Gateway: In diesem Kapitel wird die erarbeitete Theorie anhand eines realen Anwendungsfalls, der Entwicklung eines FPGAs für ein S-Klasse Motorsteuergerät, praktisch implementiert und evaluiert.
6 Zusammenfassung und Ausblick: Diese Kapitel fassen die erzielten Ergebnisse zusammen und geben einen Ausblick auf die Möglichkeiten zur vollautomatisierten Gestaltung zukünftiger Designflows.
Schlüsselwörter
Automotive Gateway, FPGA, System-Level-Synthese, Genetischer Algorithmus, Ganzzahlige Lineare Programmierung, Partitionierung, Entwurfsraumexploration, CAN-Bus, Systemgraph, Hardware-Software-CoDesign, Performanceanalyse, Mikroprozessor IP-Core, VHDL, Mehrzieloptimierung, Motorsteuergerät
Häufig gestellte Fragen
Worum geht es in der Arbeit grundsätzlich?
Die Dissertation befasst sich mit der methodischen Entwicklung und Optimierung von automotive Gateways unter Nutzung von FPGAs, um steigende Anforderungen an Datenübertragung und Rechenleistung zu erfüllen.
Was sind die zentralen Themenfelder?
Die Schwerpunkte liegen auf der graphenbasierten System-Synthese, dem Hardware/Software-CoDesign sowie dem Einsatz mathematischer und evolutionärer Optimierungsverfahren.
Was ist das primäre Ziel oder die Forschungsfrage?
Das Ziel ist die Erstellung einer optimalen Gateway-Architektur, welche eine ideale Verteilung der Funktionalität auf Hardware- und Softwarekomponenten innerhalb eines FPGAs sicherstellt.
Welche wissenschaftliche Methode wird verwendet?
Es wird ein hybrider Ansatz verfolgt, der Genetische Algorithmen (GA) für eine schnelle Exploration und Ganzzahlige Lineare Programmierung (ILP) für exakte Optimierungsergebnisse kombiniert.
Was wird im Hauptteil behandelt?
Der Hauptteil erstreckt sich von der theoretischen Modellierung des Gateways als Systemgraph bis hin zur praktischen Umsetzung und Performance-Messung in einer realen Automobilumgebung.
Welche Schlüsselwörter charakterisieren die Arbeit?
Die Arbeit lässt sich primär durch Begriffe wie Automotive Gateway, FPGA, System-Level-Synthese, Genetischer Algorithmus und ILP-Optimierung beschreiben.
Warum wird für das Gateway ein FPGA eingesetzt?
FPGAs ermöglichen eine flexible, anwendungsspezifische Hardware-Struktur, die sowohl die Vorteile paralleler Operationen als auch die Konfigurierbarkeit von Softwarelösungen vereint.
Was unterscheidet das hier vorgeschlagene Verfahren von rein manuellen Entwürfen?
Im Gegensatz zum rein manuellen Entwurf bietet der automatisierte, graphenbasierte Ansatz eine systematische Exploration des Entwurfsraums und garantiert die Findung einer optimalen Architektur hinsichtlich Kosten und Performance.
- Quote paper
- Wolfgang Hauer (Author), 2008, Optimales Gatewaydesign mit genetischem Algorithmus und ganzzahliger linearer Programmierung, Munich, GRIN Verlag, https://www.grin.com/document/129310
