Ziel dieser Arbeit soll ein einfacher Signalgenerator sein, dessen Algorithmen zur digitalen Synthese auf einem FPGA realisiert sind.
Durch einen ausgangsseitig angeschlossenen DAC (Digital-Analog-Converter) wird das ausgegebene Signal in eine analoge Form umgewandelt und ausgegeben. Ein nachgeschalteter Tiefpassfilter soll dabei unerwünschte Störsignale unterdrücken. DAC, Filter und Anschlussbuchse für den Signalabgriff sollen auf einer Platine untergebracht werden, die auf das vorhandene Evaluation-Board des FPGA aufgesteckt werden kann.
Wünschenswerte Funktionen des Signalgenerators:
• Frequenzdarstellung über Sieben-Segment-Anzeige oder LCD
• über Taster einstellbare Frequenz (0 Hz - 1 MHz)
• verschiedene Signalformen (Sinus, Rechteck, Dreieck, Sägezahn)
• veränderbarer Tastgrad (10% - 90%)
Da der Hauptbestandteil dieser Arbeit die digitale Synthese der Signale im FPGA ist, können die Funktionen zur Einstellung der Amplitude und des DC-Offset nicht realisiert werden. Diese sind Bestandteil des analogen Teils und werden in einer folgenden Arbeit behandelt.
Inhaltsverzeichnis
1. Einführung
1.1 Allgemeine Grundlagen Signalgeneratoren
1.2 Kommerzielle Signalgeneratoren
1.3 Wichtige Qualitätsmerkmale
1.4 Grundlagen Signalerzeugung
1.4.1 Analoge Signalerzeugung
1.4.2 Digitale Signalerzeugung mittels DDS (Direct Digital Synthesis)
1.5 Beschreibung des Entwicklungssystems Altera DE2
2. Bedienung
2.1 Technische Daten
2.2 Beschreibung der Bedienelemente
2.3 Menüführung
3. Aufbau
3.1 D/A-Wandlerboard
3.2 VHDL-Komponenten
3.2.1 Baugruppe DDS
3.2.2 Baugruppen DDS-Display 1 bis 3
3.2.3 Baugruppe DDS-Control
3.2.4 Baugruppe DDS-Frequency Converter
3.2.5 Baugruppen DDS-Frequency Divider und DDS-Duty Cycle Divider
4. Test
4.1 Benötigte Testroutinen / -signale
4.1.1 mnu_up.vwf / mnu_down.vwf
4.1.2 mnu_up_hold.vwf / mnu_down_hold.vwf
4.1.3 freq_1khz.vwf
4.1.4 change_freq.vwf
4.1.5 change_duty.vwf
4.1.6 Weitere Test-Dateien
4.2 Messungen
5. Durchführen von Änderungen
5.1 Änderung der DAC-Wortbreite
5.2 Änderung der Systemtaktfrequenz
5.3 Änderung / Erweiterung der gespeicherten Signale
5.3.1 Verwendung des Hilfsprogramms LookupTableGenerator
6. Fazit
Zielsetzung & Themen
Das primäre Ziel dieser Arbeit ist die Entwicklung und Implementierung eines funktionsfähigen Signalgenerators auf Basis eines FPGAs. Die Forschungsfrage konzentriert sich auf die Realisierung der digitalen Signal-Synthese (DDS) zur Erzeugung variabler Signalformen, wobei die Algorithmen auf einem Altera DE2-Entwicklungsboard umgesetzt werden.
- Grundlagen der analogen und digitalen Signalerzeugung mittels Direct Digital Synthesis (DDS).
- Aufbau der Hardware-Komponenten, insbesondere des D/A-Wandlerboards.
- Entwicklung und Implementierung der notwendigen VHDL-Module für Frequenz- und Signalsteuerung.
- Entwurf eines Benutzermenüs zur Konfiguration der Signaleigenschaften wie Frequenz, Signalform und Tastgrad.
- Validierung der Funktionalität durch Simulationen und praktische Messungen mittels Oszilloskop.
Auszug aus dem Buch
1.4.2 Digitale Signalerzeugung mittels DDS (Direct Digital Synthesis)
In einem DDS-System wird das auszugebene Signal - wie bereits dem Titel zu entnehmen - digital erzeugt. Im einfachsten Fall besteht ein solches System aus einem Takt, einem Adresszähler, einer Wertetabelle (der sogenannten „Lookup-Table“) und einem Digital-Analog-Wandler (DAC).
Die Funktionsweise ist einfach: Bekommt der Adresszähler einen Takt, so zählt er eine Adresse hoch. An dieser Adresse wird in der Wertetabelle der zugehörige Funktionswert ausgelesen und dem DAC via Ausgangsregister übergeben, welcher diesen wandelt und ausgibt.
Ändert man die Werte der Wertetabelle, oder schaltet zwischen mehreren Tabellen um, so kann jedes beliebige Ausgangssignal erzeugt werden.
In diesem einfachsten Fall eines DDS-Systems fehlt nun lediglich die Möglichkeit, die Frequenz des Ausgangssignals beliebig ändern zu können.
Um dies erreichen zu können, wird ein Phasenakkumulator benötigt, dessen Funktionalität ich im Folgenden erläutern möchte:
Zusammenfassung der Kapitel
1. Einführung: Dieses Kapitel erläutert die theoretischen Grundlagen von Signalgeneratoren, differenziert zwischen analogen und digitalen Syntheseverfahren und beschreibt das verwendete FPGA-Entwicklungssystem.
2. Bedienung: Hier werden die technischen Spezifikationen des Geräts sowie das Bedienkonzept und die Menüstruktur für den Anwender detailliert dargestellt.
3. Aufbau: Dieses Kernkapitel beschreibt das Schaltungsdesign des D/A-Wandlerboards und die Implementierung der einzelnen VHDL-Module für die DDS-Logik und Steuerung.
4. Test: Hier werden die durchgeführten Simulationen zur Verifizierung der Komponenten sowie die realen Messungen mit dem Oszilloskop zur Qualitätssicherung der Signale dokumentiert.
5. Durchführen von Änderungen: Dieses Kapitel bietet einen Leitfaden für zukünftige Anpassungen, wie die Änderung der Wortbreite, der Systemtaktfrequenz oder die Erweiterung der Signalbibliothek.
6. Fazit: Das Fazit bewertet die erreichten Projektergebnisse und identifiziert potenzielle Optimierungsmöglichkeiten für zukünftige Entwicklungsstufen des Signalgenerators.
Schlüsselwörter
Signalgenerator, FPGA, DDS, Direct Digital Synthesis, VHDL, Altera DE2, D/A-Wandler, Signalformen, Phasenakkumulator, Funktionsgenerator, Digitalelektronik, Hardwarebeschreibungssprache, Tastgrad, Frequenzsynthese, Lookup-Table.
Häufig gestellte Fragen
Worum geht es in dieser Arbeit grundsätzlich?
Es geht um die Entwicklung eines digitalen Signalgenerators auf Basis eines FPGAs, wobei der Schwerpunkt auf der digitalen Synthese der Signale liegt.
Was sind die zentralen Themenfelder der Arbeit?
Die zentralen Themen sind die theoretische Fundierung der DDS-Technologie, die VHDL-Implementierung auf einem Altera DE2-Board sowie das Schaltungsdesign des analogen Ausgangsteils.
Was ist das primäre Ziel der Arbeit?
Ziel ist die Realisierung eines Systems, das per Benutzereingabe verschiedene Signalformen wie Sinus, Rechteck oder Dreieck in variablen Frequenzen ausgeben kann.
Welche wissenschaftliche Methode wird verwendet?
Die Arbeit basiert auf einem konstruktiven Ansatz: der theoretischen Analyse, dem Entwurf und der Implementierung in VHDL sowie der empirischen Validierung durch Simulation und Oszilloskop-Messungen.
Was wird im Hauptteil der Arbeit behandelt?
Der Hauptteil gliedert sich in die Beschreibung der VHDL-Komponenten, die Funktionsweise der Frequenzsteuerung durch den Phasenakkumulator und die konkrete Umsetzung des Bedienmenüs.
Welche Schlüsselwörter charakterisieren die Arbeit?
Kernbegriffe sind FPGA, Direct Digital Synthesis (DDS), VHDL-Programmierung, Signalgenerator und D/A-Wandlung.
Warum wurde ein R/2R-Netzwerk für den D/A-Wandler gewählt?
Das R/2R-Netzwerk wurde aufgrund seiner einfachen Realisierung gewählt, um den zeitlichen Fokus auf die digitale Implementierung innerhalb des FPGAs legen zu können.
Was ist die Funktion des Hilfsprogramms LookupTableGenerator?
Es dient dazu, die notwendigen Funktionstabellen für Sinus- und andere Signalverläufe zu berechnen und diese für die direkte Verwendung im VHDL-Quellcode aufzubereiten.
Welche Möglichkeiten zur Erweiterung werden im Fazit genannt?
Vorgeschlagen werden unter anderem eine Taktfrequenzerhöhung, eine größere Wortbreite für den Wandler und die Implementierung eines Arbiträr-Generators durch das Einlesen von Daten von einer Speicherkarte.
- Arbeit zitieren
- Marco Niesen (Autor:in), 2010, Entwicklung und Implementierung eines Signalgenerators auf einem FPGA, München, GRIN Verlag, https://www.grin.com/document/490848
