Ziel dieser Arbeit soll ein einfacher Signalgenerator sein, dessen Algorithmen zur digitalen Synthese auf einem FPGA realisiert sind.
Durch einen ausgangsseitig angeschlossenen DAC (Digital-Analog-Converter) wird das ausgegebene Signal in eine analoge Form umgewandelt und ausgegeben. Ein nachgeschalteter Tiefpassfilter soll dabei unerwünschte Störsignale unterdrücken. DAC, Filter und Anschlussbuchse für den Signalabgriff sollen auf einer Platine untergebracht werden, die auf das vorhandene Evaluation-Board des FPGA aufgesteckt werden kann.
Wünschenswerte Funktionen des Signalgenerators:
• Frequenzdarstellung über Sieben-Segment-Anzeige oder LCD
• über Taster einstellbare Frequenz (0 Hz - 1 MHz)
• verschiedene Signalformen (Sinus, Rechteck, Dreieck, Sägezahn)
• veränderbarer Tastgrad (10% - 90%)
Da der Hauptbestandteil dieser Arbeit die digitale Synthese der Signale im FPGA ist, können die Funktionen zur Einstellung der Amplitude und des DC-Offset nicht realisiert werden. Diese sind Bestandteil des analogen Teils und werden in einer folgenden Arbeit behandelt.
Inhaltsverzeichnis
- Einführung
- Allgemeine Grundlagen Signalgeneratoren
- Kommerzielle Signalgeneratoren
- Wichtige Qualitätsmerkmale
- Grundlagen Signalerzeugung
- Analoge Signalerzeugung
- Digitale Signalerzeugung mittels DDS (Direct Digital Synthesis)
- Beschreibung des Entwicklungssystems Altera DE2
- Bedienung
- Technische Daten
- Beschreibung der Bedienelemente
- Menüführung
- Aufbau
- D/A-Wandlerboard
- VHDL-Komponenten
- Baugruppe DDS
- Baugruppen DDS-Display 1 bis 3
- Baugruppe DDS-Control
- Baugruppe DDS-Frequency Converter
- Baugruppen DDS-Frequency Divider und DDS-Duty Cycle Divider
- Test
- Benötigte Testroutinen / -signale
- mnu_up.vwf/mnu_down.vwf
- mnu_up_hold.vwf/mnu_down_hold.vwf
- freq_1khz.vwf
- change_freq.vwf
- change_duty.vwf
- Weitere Test-Dateien
- Messungen
- Durchführen von Änderungen
- Änderung der DAC-Wortbreite
- Änderung der Systemtaktfrequenz
- Änderung / Erweiterung der gespeicherten Signale
- Verwendung des Hilfsprogramms Lookup Table Generator
- Fazit
Zielsetzung und Themenschwerpunkte
Die vorliegende Bachelorarbeit befasst sich mit der Entwicklung und Implementierung eines Signalgenerators auf einem FPGA. Ziel ist es, einen flexibel einsetzbaren Signalgenerator zu realisieren, der verschiedene Signalformen wie Rechteck, Sinus, Dreieck und Sägezahn erzeugen kann. Dabei soll der Generator über eine einfache Bedienung und eine hohe Genauigkeit verfügen.
- Entwicklung eines Signalgenerators auf Basis eines FPGA
- Implementierung von VHDL-Komponenten für die Signalerzeugung
- Integration von Bedienelementen für die Steuerung des Generators
- Test und Validierung der generierten Signale
- Bewertung der Leistungsfähigkeit und des Anwendungspotenzials des entwickelten Signalgenerators
Zusammenfassung der Kapitel
Die Arbeit beginnt mit einer Einführung in die Grundlagen von Signalgeneratoren, wobei sowohl kommerzielle Geräte als auch die prinzipielle Funktionsweise von Signalgeneratoren erläutert werden. Anschließend werden wichtige Qualitätsmerkmale von Signalgeneratoren betrachtet und die Grundlagen der analogen und digitalen Signalerzeugung vorgestellt. Das Kapitel schließt mit einer Beschreibung des verwendeten Entwicklungssystems Altera DE2.
Kapitel 2 beschäftigt sich mit der Bedienung des entwickelten Signalgenerators. Es werden die technischen Daten des Systems sowie die Beschreibung der Bedienelemente und die Menüführung vorgestellt.
Kapitel 3 geht detailliert auf den Aufbau des Signalgenerators ein. Es werden die einzelnen Komponenten des D/A-Wandlerboards und die VHDL-Komponenten für die Signalerzeugung beschrieben. Die VHDL-Komponenten werden dabei in einzelne Baugruppen unterteilt und ihre Funktionsweise erläutert.
Kapitel 4 beschreibt den Test des Signalgenerators und beinhaltet die benötigten Testroutinen und -signale sowie die durchgeführten Messungen.
Kapitel 5 befasst sich mit den Möglichkeiten der Modifikation des Signalgenerators. Es werden verschiedene Möglichkeiten zur Änderung der DAC-Wortbreite, der Systemtaktfrequenz und der gespeicherten Signale vorgestellt.
Schlüsselwörter
Signalgenerator, FPGA, VHDL, DDS (Direct Digital Synthesis), D/A-Wandler, Rechtecksignal, Sinussignal, Dreiecksignal, Sägezahnsignal, Test, Validierung, Leistungsfähigkeit, Anwendungspotenzial, Modifikation
- Citar trabajo
- Marco Niesen (Autor), 2010, Entwicklung und Implementierung eines Signalgenerators auf einem FPGA, Múnich, GRIN Verlag, https://www.grin.com/document/490848
