In der Regel benötigt rekonfigurierbare Hardware einen zusätzlichen, nicht flüchtigen Speicher für Konfigurationsdaten. Aktuelle FPGAs besitzen große Mengen konfigurierbarer Blöcke, was einen sehr großen externen Konfigurationsspeicher vorraussetzt.
Hier sollen Methoden vorgestellt werden, die geeignet sind die Menge der zur Konfiguration benötigten Daten zu verringern. Die Ansätze beinhalten die Verwendung so genannter Wildcard Register, generelle Kompressionsverfahren, die Wiederverwendung von Konfigurationsdaten, Selbstrekonfiguration sowie Hyperrekonfigurierbarkeit und die Verwendung eingebetteter Mikroprozessoren. Dabei soll genauer auf die Möglichkeiten der Selbstrekonfiguration eingegangen werden.
Zusammenfassung
In der Regel benotigt rekonfigurierbare Hardware einen zusatzlichen, nicht fluchtigen Speicher fur Konfigurationsdaten. Ak-tuelle FPGAs besitzen große Mengen konfigurierbarer Blocke, was einen sehr großen externen Konfigurationsspeicher vorraussetzt. Hier sollen Me-thoden vorgestellt werden, die geeignet sind die Menge der zur Konfigura-tion benotigten Daten zu verringern. Die Ansatze beinhalten die Verwen-dung so genannter Wildcard Register, generelle Kompressionsverfahren, die Wiederverwendung von Konfigurationsdaten, Selbstrekonfiguration sowie Hyperrekonfigurierbarkeit und die Verwendung eingebetteter Mikropro-zessoren. Dabei soll genauer auf die Moglichkeiten der Selbstrekonfigurati-on eingegangen werden.
1 Einleitung
Rekonfigurierbare Hardware stellt einen Kompromiss zwischen einer reinen Hardware- und einer Softwareimplementation dar. Daher kommen derartige Architekturen immer dann zum Einsatz, wenn die Vorzuge beider Varianten genutzt werden sollen. So konnen Algorithmen auf diese Weise durch den Einsatz von Hardware beschleunigt werden, auch wenn die Entwicklung und Produktion eines ASIC zu teuer ist. Ein weiteres Einsatzgebiet ist Hardware, die zu einem spateren Zeitpunkt angepasst bzw. geandert werden soll.
Die am haufigsten eingesetzten rekonfigurierbaren Systeme (FPGAs) besit-zen einen fluchtigen Konfigurationsspeicher, der alle fur den Betrieb benotigten Daten wahrend der Laufzeit enthalt. Zusatzlich benotigt ein solches System einen externen persistenten Konfigurationsspeicher um die Informationen uber einen langeren Zeitraum speichern zu konnen. Wahrend der Startphase des Systems werden die Konfigurationsdaten aus dem persistenten in den fuchtigen Speicher ubertragen.
FPGAs bestehen meist aus konfigurierbaren Logikblocken, Block-RAM, ei-nem Verbindungsnetzwerk und konnen weitere Logik, wie z.B. Multiplizierer, oder ganze Mikrocontroller enthalten. So konnen FPGAs der Serie Xilinx Virtex mehrere PowerPC-Prozessoren enthalten.
Aktuelle FPGAs benotigen große Mengen Konfigurationsdaten (bis zu 82.7 MBit bei Xilinx Virtex 5), was einen großen persistenten Speicher vorraus-setzt. Außerdem kann der Prozess der Rekonfiguration durch die Verarbeitung großer Datenmengen viel Zeit in Anspruch nehmen, in der das System nicht zur Verfugung steht.
2 Methoden zur Reduktion von Konfigurationsdaten
2.1 Wildcard Registers
Das Ziel dieser Kompressionsmethode sind Xilinx FPGAs der Serie XC6200. Sie besitzen spezielle, als Wildcard Registers bezeichnete, Hardware, die als De-kompressor angesehen werden kann. Die Serie XC6200 sind SRAM-basierte Sea-Of-Gates FPGAs, deren schematischer Aufbau beispielhaft in Abbildung 1 dargestellt ist. Durch die Benutzung der Wildcard Register können mehrere Zel-
Abbildung in dieser Leseprobe nicht enthalten
Abbildung 1: Blockdiagramm Xilinx XC6216 len des FPGA gleichzeitig konfiguriert werden. Wenn das Row Wildcard Register den Wert 010001 hat und die Adresse des Row Address Decoder den Wert 110010 hat, dann werden gleichzeitig die Zeilen 100010, 100011, 110010 und 110011 geandert. Das wird erreicht, indem überall dort wo im Row Wildcard Register eine 1 steht, der entsprechende Wert im Row Address Decoder egal ist. [2]
Die Effektivitat dieser Kompressionsmethode hangt unmittelbar von der Anzahl der so genannten Don’t Care bits in einer Konfiguration ab. In [6] wird ein effektiver Algorithmus vorgestellt um mehr Don’t Care bits zu finden. Damit können Konfigurationen mit einem Faktor von bis zu 7 komprimiert werden.
2.2 Allgemeine Kompressionsverfahren
Allgemeine Kompressionsverfahren können nur bedingt zur Reduzierung von Konfigurationsdaten verwendet werden, da eventuell zur Dekomprimierung komplexe Hardware nötig ware. So wird in [1] eine verzeichnisbasierte Me-thode vorgestellt, die auf dem Lempel-Ziv-Algorithmus [12] basiert. Um die benötigte Dekompressionshardware möglichst gering zu halten, muss das Ver-zeichnis mit in den Konfigurationsspeicher aufgenommen werden, wodurch eine negative Kompression erreicht wird. Durch die vorgestellte Methode kann die Verzeichnisinformation so weit reduziert werden, dass Kompressionsraten zwischen 11% und 41% erreicht werden können.
Ein spezielles Kompressionsverfahren für Xilinx Virtex FPGAs wurde in [7] vorgestellt. Die Struktur der FPGAs der Virtex-Serie impliziert eine gewisse Regularitat der Konfigurationsdaten.
[...]
- Quote paper
- Martin Meinhold (Author), 2007, Reduktion von Konfigurationsdaten in rekonfigurierbaren Architekturen, Munich, GRIN Verlag, https://www.grin.com/document/138855
